(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-357091 (P2000-357091A)

(43)公開日 平成12年12月26日(2000.12.26)

(51) Int.Cl.7		識別記号	ΡI		デーマコート <sup>*</sup> (参考)
G06F	9/38	370	G 0 6 F	9/38	370X
	9/30	3 5 0		9/30	3 5 0 G

# 審査請求 有 請求項の数4 OL (全53 頁)


(21)出願番号	特願2000-145126(P2000-145126)	(71)出顧人	000002369
(62)分割の表示	特願平5-502150の分割		セイコーエプソン株式会社
(22)出顧日	平成4年7月7日(1992.7.7)		東京都新宿区西新宿2丁目4番1号
		(72)発明者	グエン, レ トロン
(31)優先権主張番号	07/727006		アメリカ合衆国 95030 カリフォルニア
(32)優先日	平成3年7月8日(1991.7.8)		州 モンテ セレノ ダニエル プレイス
(33)優先権主張国	米国(US)		15096
		(72)発明者	レンツ, デレクージェイ.
		1.	アメリカ合衆国 95032 カリフォルニア
			州 ロス ゲイトス フィリップス アヴ
			エニュー 17400
		(74)代理人	100092495
			弁理士 蛭川 昌信 (外7名)
			最終頁に続く
		1	

# (54) 【発明の名称】 コンピュータシステム

# (57) 【要約】

【課題】 高性能の、RISCベースのスーパースカラー型マイクロプロセッサ・アーキテクチャに基づくコンピュータシステムを提供する。

【解決手段】 命令を取得する手段、複数のレジスタにデータをストアする手段、命令取得手段に結合された実行手段、及び実行された命令を、予め定めたプログラム順序で退避させる退避手段、メインメモリバスと入出カバスに結合された命令処理手段、複数のデータ・ルーチング経路を提供するバス手段、バス手段の動作を制御し、予め定めたレジスタ、一時レジスタ、複数の機能ユニット手段との間でデータを転送する制御手段を備え、前記制御手段は、命令を同時並行に実行し、データ処理する機能ユニットが使用可能であることに基づいて、命令の同時並行実行の開始を制御するようにしたものである。



## 【特許請求の範囲】

【請求項1】 メインメモリバス;入出カバス;予め定 めたプログラム順序を有し、その1つがレジスタ参照を 含み、前記メモリバスを通して実行される命令を取得す る手段、予め定めたレジスタと順序外の実行結果をスト アする一時レジスタを含む複数のレジスタに各データを ストアする手段、複数の機能ユニット手段の1つを介し て命令を実行し、前記予め定めたレジスタを参照し、前 記予め定めたプログラム順序外のとき、前記1つの命令 によるデータのストアを前記一時レジスタに向ける前記 10 命令取得手段に結合された実行手段、及び前記実行され た命令を、予め定めたプログラム順序で退避させる退避 手段を有し、前記メインメモリバスと前記入出力バスに 結合された命令処理手段;前記予め定めたレジスタの1 つ、前記一時レジスタ、前記複数の機能ユニット手段と の間に複数のデータ・ルーチング経路を提供するバス手 段;前記バス手段の動作を制御し,前記予め定めたレジ スタ、前記一時レジスタ、前記複数の機能ユニット手段 との間にデータを転送する制御手段;を備え、前記制御 手段は、前記命令を同時並行に実行し、データ処理する 20 前記機能ユニットが使用可能であることに基づいて、命 令の同時並行実行の開始を制御することを特徴とするコ ンピュータシステム。

【請求項2】 前記命令取得手段と前記実行手段との間に結合され、前記命令をバッファリングする手段を備えた請求項1記載のコンピュータシステム。

【請求項3】 前記バッファリング手段に結合され、バッファされた命令を即時にデコードする手段を備えた請求項2記載のコンピュータシステム。

【請求項4】 前記バッファリング手段に結合され、バ 30 ッファさた命令のソース及び宛て先レジスタオペランド を即時に改名する手段を備えた請求項2記載のコンピュータシステム。

### 【発明の詳細な説明】

# [0001]

【発明の属する技術分野】本発明は、RISC型マイクロプロセッサ・アーキテクチャの設計に関し、具体的には、複数の命令を同時平行に実行することのできるRISCマイクロプロセッサ・アーキテクチャに関する。なお、以下に列挙した米国特許出願は本件特許出願と同時は米国特許出願され、係属中のものであるが、これらの米国特許出願に開示されており、かつそれぞれ対応して出願された日本での特許出願に開示されている事項は、その出願番号を本明細書で引用することにより本明細書の一部を構成するものとする。

(1) 発明の名称「拡張可能RISCマイクロプロセッサ・アーキテクチャ」(Extensible RISC Microprocessor Architecture)SMOS 7985 MCF/GBR,米国特許出願第07/727,058号)1991年7月8

2

日出願、発明者Le T. Nguyen他、およびこれに対応する特願平5-502153号(特表平6-501124号公報)。

- (2) 発明の名称「アーキテクチャ上の依存関係を隔離したRISCマイクロプロセッサ・アーキテクチャ」(RISC Microprocessor Architecture with isolated Architectural Dependencies) SMOS 7987 MCF/GBR, 米国特許出願第07/726, 744号、1991年7月8日出願、発明者Le T. Nguyen他、及びこれに対応する特願平5-502152号(特表平6-502034号公報)。
- (3) 発明の名称「複数型レジスタ・セットを採用した RISCマイクロプロセッサ・アーキテクチャ」(RISC Microprocessor Archite cture Implementing Multiple TypedRegister Sets)SMOS 7988 MCF/GBR/RCC, 米国特許出願第07/726, 773号、1991年7月8日出願、発明者Sanjiv Garg他、及びこれに対応する特願平5-502403号(特表平6-501805号公報。
- (4) 発明の名称「高速トラップと例外状態をインプリメントしたRISCマイクロプロセッサ・アーキテクチャ (RISC MicroprocessorArchitecture Implementing Fast Trapand Exception State) SMOS 7989 MCF/GBR/WSW, 米国特許出願第07/726,942号、1991年7月8日出願、発明者Le T. Nguyen他、及びこれに対応する特願平5-502154号(特表平6-502035号公報)。
- (5) 発明の名称「シングル・チップ・ページ・プリンタ・コントローラ」(Single Chip Page Printer Controller)SMOS 7991 MCF/GBR, 米国特許出願第07/726,929号、1991年7月8日出願、発明者Derek J. Lentz他、及びこれに対応する特願平5-502149号(特表平6-501586号公報)。
- (6) 発明の名称「複数の異種プロセッサをサポートすることのできるマイクロプロセッサ・アーキテクチャ」(Microprocessor Architecture Capable of Supporting Multiple Heterogeneous Processors)SMOS 7992MCF/WMB, 米国特許出願第07/726,893号、1991年7月8日出願、発明者Derek J. Lentz他、及びこれに対応する特願平5-502151号(特

表平6-501123号公報)。

【0002】本明細書の記述は本件出願の優先権の基礎たる米国特許出願07/727,066号の明細書の記載に基づくものであって、当該米国特許出願の番号を参照することによって、当該米国特許出願の明細書の記載内容が本明細書の一部分を構成するものとする。

#### [0003]

【従来の技術】近年、マイクロプロセッサ・アーキテクチャの設計は複合命令セット・コンピュータ(CISC - Complex Instruction Set Computer)アーキテクチャを採用したものから、より単純化された縮小命令セット・コンピュータ

(RISC-Reduced Instruction Set Computer)アーキテクチャを採用したものまでに発達している。CISCアーキテクチャは大部分がハードウェアで命令実行パイプラインを実現し、サポートしていることを特徴としている。従来のパイプライン構造の代表的なものは、命令フェッチ、命令デコード、データ・ロード、命令実行、データ・ストアのステージからなり、これらの順序は固定している。命令セットの異なる部分をパイプラインのそれぞれのステージを通して同時平行に実行すると、パフォーマンス上の利点が得られる。パイプラインを長くすると、利用できる実行ステージの数が増加し、同時平行に実行できる命令数が増加する。

【0004】CISCパイプライン・アーキテクチャの
効率を制約する一般的問題として、2つある。最初の問題は、先に実行される条件コード設定命令がパイプラインを通して実質的に実行を完了するまで、条件付ブランチ命令が正しく評価できないことである。従って、そのあとに続く条件付命令の実行が遅延または停止(stall)されるので、いくつかのパイプライン・ステージが数プロセッサ・サイクルの間インアクティブ(inactive)、すなわち不動作のままになっている。代表例として条件コードは実行ステージを通してある命令の処理が完了したときだけ、プロセッサ状況レジスタ(PSR)とも呼ばれる条件コード・レジスタに書かれ

(PSR)とも呼ばれる条件コード・レジスタに書かれている。そのために、ブランチ条件コードが判断されるまでの数プロセッサ・サイクルの間、条件付きブランチ命令をデコード・ステージにおいたままパイプラインを 40 停止させなければならない。パイプラインが停止すると、スループットの損失が大になる。さらにコンピュータの平均スループットはプログラム命令ストリームの中で条件付きブランチ命令が条件コード設定命令のあとに近接して現れる頻度によって左右される。

【0005】第2の問題は、プログラム命令ストリームの中で近接して置かれている命令がプロセッサ・レジスタ・ファイルの同じレジスタを参照する傾向があることから起こる問題である。データ・レジスタは、連続する命令のストア・ステージとロード・ステージにおいてデ 50

ータの宛先、またはソースとして頻繁に使用されている。一般的にデータをレジスタ・ファイルにストアする命令が少なくとも1つの実行ステージを通して処理を完了してからでなければ、後続命令のロード・ステージ処理でレジスタ・ファイルをアクセスすることができないようになっている。多数の命令を実行するには、ストア・データを得るために1実行ステージで複数のプロセッサ・サイクルを必要とするので、実行ステージのオペレーションが続いている間、パイプライン全体が停止しているのが代表的である。その結果、コンピュータの実行

スループットは、命令ストリームが実行される順序に左

右されることになる。

【0006】第3の問題は、命令自体の実行から起こる 問題ではなく、マイクロプロセッサ自体のハードウェア ・サポートによる命令実行環境の維持、すなわち、マシ ンの状態(state-of-machine)から起 こる問題である。現在のCISCマイクロプロセッサの ハードウエア・サブシステムは、命令の実行中にトラッ プ条件が現れると、それを検出できるようになってい る。各トラップを処理するには、対応するトラップ処理 ルーチンをプロセッサに実行させる必要がある。トラッ プが検出されたとき、実行パイプラインをクリアして、 トラップ処理ルーチンが即時に実行できるようにする必 要がある。同時にトラップが現れた正確な個所で、その ときのマシンの状態を設定しなければならない。この正 確な個所は、そのとき実行中の最初の命令が割り込みと トラップのために完了したときと、例外のために実行さ れなかった命令の直前に現れる。そのあと、マシンの状 態と、この場合も、トラップの内容に応じて実行中の命 令自体を処理ルーチンの完了時に復元しなければなら い。その結果、各トラップまたは関連事象(イベント) が起こると、処理ルーチンの開始時と終了時にパイプラ インをクリアし、正確なマシンの状態をセーブし、復元 するために待ち時間が生じ、プロセッサのスループット がその分だけ減少することになる。

【0007】CISCアーキテクチャが潜在的にもつスループットを向上するために、これらの問題に対する解決方法がいろいろと試みられている。条件付きブランチ命令が正しく実行されると想定すれば、ブランチ条件コードの最終的判断に先立って、パイプライン実行を試行的に進めることが可能である。また、レジスタが修正されると想定すれば、後続の命令を試行的に実行することが可能である。処理ルーチンの実行を必要とするような例外の発生を最小にすることによって、プログラム命令ストリームの処理に割り込みをかける例外の発生頻度を少なくすることを、別のハードウエアで行うことが可能である。

【0008】これらの解決方法は、明らかに追加ハードウエアを複雑化するものではあるが、その方法自身にも別の問題がある。つまり、ブランチ条件コードの最終的

判断またはレジスタ・ファイルのストア・アクセスに先 立って命令の実行を続けるためには、条件付きブランチ のロケーションを含むプログラム命令ストリーム内の複 数の個所のいずれかにレジスタ・ファイルの各々の修正 内容に、及び例外が発生した場合には、最後の複数の命 令の実行が完了した以前の個所にマシンの状態が復元可 能であることが必要である。その結果、さらに別のサポ ート・ハードウエアが必要になり、しかも、いずれかの パイプライン・ステージのサイクル・タイムが大幅に増 加しないように、ハードウエアを設計しなければならな 61

【0009】RISCアーキテクチャでは、マイクロプ ロセッサ・アーキテクチャのハードウエアによる実現を 大幅に単純化することによって、上記の問題の多くを解 決することを試みている。極端な場合には、各RISC 命令はロード・サイクル、実行サイクル・及びストア・ サイクルからなる3つのパイプライン化プログラム・サ イクルだけで実行される。ロード及びストア・データを バイパスすることによって、従来のRISCアーキテク チャは3ステージ・パイプラインにおいてサイクルあた り1命令の実行を可能にすることを基本にしている。

【0010】可能な限り、RISCアーキテクチャにお けるハードウエア・サポートは最小化され、必要とする 機能はソフトウェア・ルーチンで実行するようにしてい る。その結果、RISCアーキテクチャは、最適に適合 したパイプラインで実行される単純なロード/ストア命 令セットの使用により大幅な柔軟性と高速化が期待でき る。また、実際にはRISCアーキテクチャは短い高性 能パイプラインと増加した命令数を実行する必要性との 調和を図ると、必要とするすべての機能を実現できるこ とが判明している。

【0011】RISCアーキテクチャの設計は一般的 に、プランチ、レジスタ参照及び例外に関してCISC アーキテクチャに起こっている問題を回避し、あるいは 最小化するようになっている。RISCアーキテクチャ におけるパイプラインは短く、スピードが最適化されて いる。パイプラインを短くすると、パイプライン停止 (stall) またはクリアによって生じる結果を最小

化するとともに、マシンの状態を以前の実行個所に復元 する際に起こる問題を最小化することができる。

【0012】しかし、一般に認識されている現水準を大 幅に超えたスループット・パフォーマンスの向上は、従 来のRISCアーキテクチャによっては容易に達成する ことができない。その結果、これに変わるスーパースカ ラー (super-scaler) と呼ばれるアーキテ クチャが種々提案されている。これらのアーキテクチャ は、一般的には、複数の命令を同時並行に実行すること によって、プロセッサのスループットを比例的に向上さ せることを試みている。残念ながら、この種のアーキテ クチャの場合もCISCアーキテクチャの問題と同じで

ないとしても、条件付きブランチ、レジスタ参照、及び 例外処理に同じような問題が起こっている。

# [0013]

【発明が解決しようとする課題】したがって、本発明の 一般的目的は従来のCISCアーキテクチャとRISC アーキテクチャに対して大幅なパフォーマンス向上が得 られ、さらにマイクロプロセッサで実現するのに適した 髙性能の、RISCベースのスーパースカラー型プロセ ッサ・アーキテクチャを提供することである。

# [0014]

【課題を解決するための手段】この目的を達成するため に、本発明によるマイクロプロセッサ・アーキテクチャ は命令ストアからフェッチした命令を同時並行に実行す ることを可能にしている。このマイクロプロセッサ・ア ーキテクチャは命令ストアから命令セットをフェッチす るための命令プリフェッチ・ユニットを備えている。各 命令セットは複数の固定長命令から構成されている。命 令FIFOは第1バッファと第2バッファを含む複数の 命令セット・バッファに命令セットを置いておくバッフ ァリングのために用意されたものである。命令実行ユニ ットは、レジスタ・ファイルと複数の機能ユニット(f unctional unit)から構成され、第1パ ッファと第2バッファに置かれている命令セットを調 べ、使用可能な機能ユニットに実行させるためにこれら の命令の1つを出す機能を持つ命令制御ユニットを備え ている。機能ユニットとレジスタ・ファイル間は複数の データ経路(datapath)で結ばれているので、 それぞれの命令を並行実行するために必要とされるレジ スタ・ファイルへの複数の独立アクセスが可能になって

【0015】レジスタ・ファイルはレジスタ・データを 一時的にストアしておくために使用される別セットのデ ータ・レジスタを含んでいる。これらの一時データ・レ ジスタは、命令が順序外(out-of-order) で実行される際に機能ユニットによって処理されたデー 夕を受け入れるために命令実行ユニットによって利用さ れる。一時データ・レジスタにストアされたデータは選 択的に保持され、そのあと先行するすべての順序内(i n-order) 命令の実行が完了して退避された、命 令ストリーム内の命令ロケーションまで正確なマシン状 態が進んだときクリアされるか、レジスタ・ファイルに 退避される。

【0016】最後に命令ストアからの命令セットのプリ フェッチは、メイン・プログラム命令ストリーム、ター ゲット条件付きブランチ命令ストリーム及びプロシージ ャ命令ストリームのプリフェッチを可能にする複数のプ リフェッチ経路によって容易化されている。ターゲット 条件付きブランチ・プリフェッチ経路を利用すると、条 件付きプランチ命令となり得る両方の命令ストリーム、 つまりメインとターゲットを同時にプリフェッチするこ

とが可能である。プロシージャ命令プリフェッチ経路を 利用すると、メインまたはターゲット命令ストリームに ある一つの命令を実行する拡張プロシージャの実行を可 能にする上で効果的な補足的命令ストリームを可能にす る。また、プロシージャ・プリフェッチ経路によると、 少なくともメイン・プリフェッチ・バッファをクリアす ることなく、これらの拡張プロシージャをフェッチして 実行することができる。

【0017】以上のとおり、本発明の利点は、基本的に RISC型のコア・アーキテクチャを利用して非常に高 性能なスループットを実現するアーキテクチャを提供す ることにある。本発明の別の利点は、サイクルごとに複 数の命令の実行を可能にしたことにある。さらに、本発 明の利点は、複数の命令を同時並行に実行することを最 適化するために必要な機能ユニットを動的に(ダイナミ ック) に選択して、利用することを可能にしたことであ る。さらに本発明の別の利点は、正確なマシン状態復帰 機能をサポートするメカニズムと一体化したレジスタ・ ファイル・ユニットを設けたことにある。

【0018】さらに、本発明の別の利点は、レジスタ・ ファイル・ユニット内に複数のレジスタ・ファイルを内 蔵し、これらのレジスタ・ファイルは汎用化され、タイ プ化され、複数の独立並列整数レジスタ・ファイルとし てのオペレーション、浮動少数点ファイルと整数ファイ ルとしてのレジスタ・ファイルのオペレーションおよび 専用プール・レジスタ・ファイルのオペレーションを含 む、複数のレジスタ・ファイル機能を備えていることに ある。

【0019】さらに、本発明の別の利点は、ロードとス トア・オペレーション及び例外と割り込みの処理を効率 30 的な命令キャンセル・メカニズムやロード/ストア順序 シンクロナイザを含む、正確なマシン状態復帰機能の使 用により正確に実行できるようにしたことである。さら に、本発明の別の利点は、専用レジスタ・ファイル・ユ ニットによってトラップ状態をサポートして待ち時間を 最小化し、処理スループットを向上したことにある。

【0020】さらに、本発明の別の利点は、メイン及び ターゲット・ブランチ・プリフェッチ待ち行列を設け、 それによって正確でないターゲット・ブランチ・ストリ ームが先に実行されても、本発明によって得られる全体 40 的な処理スループットに与える影響を最小化したことに ある。さらに、プロシージャ命令プリフェッチ待ち行列 が設けられているので、メインまたはターゲット・ブラ ンチ命令ストリームの実行に効率的に割り込んで、プロ シージャ・ルーチンの実行を通して新規命令を実現する ことを可能にし、特にプロシージャ・ルーチンを外部か ら修正することによって、組み込みプロシージャ命令を 実現することを可能にしたことである。

#### [0021]

て説明する。なお、以下の目次に従って順次説明する。 【0022】 目次

- マイクロプロセッサ・アーキテクチャの概要
- 命令フェッチユニット
- A) IFUデータ経路
- B) IFU制御経路
- C) IFU/IEU制御インタフェース
- D) PCロジック・ユニットの詳細
- 1) PFおよびExPC制御/データ・ユニットの詳細
- 2) PC制御アルゴリズムの詳細
  - E) 割込みおよび例外の処理
  - 1) 概要
  - 2) 非同期割込み
  - 3) 同期例外
  - 4) ハンドラ・ディスパッチとリターン
  - 5) ネスト
  - 6) トラップ一覧表
  - III. 命令実行ユニット
  - A) I E U データ経路の詳細
- 1) レジスタ・ファイルの詳細
- 2) 整数データ経路の詳細
  - 3) 浮動小数点データ経路の詳細
  - 4) ブール・レジスタ・データ経路の詳細
  - B) ロード/ストア制御ユニット
  - C) IEU制御経路の詳細
  - 1) Eデコード・ユニットの詳細
  - 2) キャリー・チェッカ・ユニットの詳細
  - 3) データ依存関係チェッカ・ユニットの詳細
  - 4) レジスタ改名ユニットの詳細
- 5) 命令発行ユニットの詳細
  - 6) 完了制御ユニットの詳細
  - 7) 退避制御ユニットの詳細
  - 8) 制御フロー制御ユニットの詳細
  - 9) バイパス制御ユニットの詳細
  - IV. 仮想メモリ制御ユニット
  - V. キャッシュ制御ユニット
  - V1. 要約及び結論

以下に目次に従って説明する。

【0023】 I. マイクロプロセッサ・アーキテクチャ の概要

図1は本発明のアーキテクチャ100の概要を示すもの である。命令フェッチ・ユニット(IFU)102と命 令実行ユニット (IEU) 104はアーキテクチャ10 0の中心となる機能要素である。仮想メモリ・ユニット (VMU) 108、キャッシュ制御ユニット(CUU) 106、およびメモリ制御ユニット (MCU) 110 は、IFU102とIEU104の機能を直接にサポー トするためのものである。また、メモリ・アレイ・ユニ ット(MAU)112は基本的要素として、アーキテク 【発明の実施の形態】以下、本発明の実施の形態につい 50 チャ100を動作させるためのものである。もっともM

AU112はアーキテクチャ100の一つの一体的なコンポーネントとして直接的に存在しない。つまり、本発明の好適実施例ではIFU102、IEU104、VMU108、CCU106およびMCU110は従来の0.8ミクロン設計ルールの低電力CMOSプロセスを利用してシングル・シリコン・チップ上に実装され、約1、200、000個のトランジスタから構成されている。アーキテクチャ100の標準プロセッサまたはシステムのクロック速度は40MHzである。しかし、本発明の好適実施例によれば、プロセッサの内部クロック速度は160MHzである。

【0024】IFU102の基本的役割は命令をフェッチし、IEU104による実行が保留されている間命令をバッファに置いておき、一般的には次の命令をフェッチするとき使用される次の仮想アドレスを計算することである。

【0025】本発明の好適実施例では、各命令は長さが 3 2 ビットに固定されている。命令セット、つまり、4 個の命令からなる「バケット」(bucket)はCC U106内の命令用キャッシュ132から128ビット 幅の命令バス114を経由してIFU102によって同 時にフェッチされる。命令セットの転送は、制御ライン 116経由で送られてきた制御信号によって調整され て、IFU102とCCU106間で行われる。フェッ チされる命令セットの仮想アドレスはIFU仲裁、制御 およびアドレスを兼ねたバス118経由でIFU102 から出力され、さらにIEU104とVMU108間を 結合する仲裁、制御およびアドレス共用バス120上に 送出される。VMU108へのアクセスの仲裁(arb itration) はIFU102とIEU104の両 方がVMU108を共通の共用資源として利用すること から行われる。本発明の好適実施例では、仮想アドレス の物理ページ内のアドレスを定義する下位ビットは、I FU102から制御ライン116を経由して直接にキャ ッシュ制御ユニット106へ転送される。IFU102 から与えられる仮想アドレスの仮想上位ビットは、バス 118、120のアドレス部分によってVMU108へ 送られ、そこで対応する物理ページ・アドレスに変換さ れる。IFU102では、この物理ページ・アドレスは 変換要求がVMU108に出されたあと内部プロセッサ ・クロック・サイクルの1/2の間に、VMU108か らアドレス制御ライン122経由で直接にキャッシュ制 御ユニット106へ転送される。

【0026】IFU102によってフェッチされた命令ストリームの方は命令ストリーム・バス124経由でIEU104に渡される。制御信号は、制御ライン126を介してIFU102とIEU104間でやりとりされる。さらに、ある種の命令フェッチ・アドレス、例えばIEU104内に存在するレジスタ・ファイルへアクセスを必要とするアドレスは、制御ライン126内のター50

10

ゲット・アドレス・リターン・バスを経由してIFU1 02へ送り返される。

【0027】IEU104は、CCU106内に設けら れたデータ用キャッシュ134との間で80ビット幅双 方向データ・バス130を通してデータをストアし、デ ータを取り出す。IEU104がデータ・アクセスする ときの物理アドレス全体は制御バス128のアドレス部 分によってCCU106へ渡される。また、制御バス1 .28を通して、データ転送を管理するための制御信号を IEU104とCCU106との間でやりとりすること もできる。IEU104は、仮想データ・アドレスをC CU106へ渡すのに適した物理データ・アドレスに変 更するための資源としてVMU108を使用する。デー タ・アドレスの仮想化部分は、仲裁、制御およびアドレ ス・バス120を経由してVMU108へ渡される。Ⅰ FU102に対するオペレーションと異なり、VMU1 08は対応する物理アドレスをバス120経由でIEU 104へ返却する。アーキテクチャ100の好適実施例 では、IEU104は物理アドレスを使用して、ロード /ストア・オペレーションが正しいプログラム・ストリ ーム順序で行われていることを確かめている。

【0028】 CCU106は、物理アドレスで定義したデータ要求を命令用キャッシュ132とデータ用キャッシュ134のどちらか該当する方から満足できるかどうかを判断する従来のハイレベル機能を備えている。アクセス要求が命令用キャッシュ132またはデータ用キャッシュ134へアクセスすることで正しく満足できる場合は、CCU106はデータ・バス114、128を経由するデータ転送を調整して、その転送を行う。

【0029】データ・アクセス要求が命令用キャッシュ132またはデータ用キャッシュ134から満足できない場合は、CCU106は対応する物理アドレスをMCU110へ渡し、MAU112が、要求しているのは読取りアクセスであるか書込みアクセスであるかを判別し、各要求ごとにCCU106のソースまたは宛先キャッシュ132、134を識別するのに十分な制御情報および要求オペレーションをIFU102またはIEU104から出された最終的データ要求と関係づけるための追加識別情報も一緒にMCU110へ渡される。

【0030】MCU110は、好ましくはポート・スイッチ・ユニット142を備えており、このユニットは単方向データ・バス136によってCCU106との命令用キャッシュ132に接続され、双方向データ・バス138によってデータ用キャッシュ134に接続されている。ポート・スイッチ142は基本的には大きなマルチプレクサであり、制御バス140から得た物理アドレスを複数のポート $P0P_11460-110$ のいずれかへ送ることを可能にし、また、ポートからデータ・バス136、138へのデータの双方向転送を可能にする。MCU110によって処理される各メモリ・アクセス要求は、M

AU112をアクセスするとき要求されるメイン・システム・メモリ・バス162へのアクセスを仲裁する目的でポート146 $_{0-n}$  の1つと関連づけられる。データ転送の接続が確立されると、MCUは制御情報を制御バス140経由でCCU106に渡して、ポート141およびポート146 $_{0-n}$  のうち対応する1つを経由して命令用キャッシュ132またはデータ用キャッシュ134とMAU112との間でデータを転送することを開始する。アーキテクチャ100の好適実施例では、MCU110は、実際にはCCU106とMAU112間を転送する途中にあるデータをストアまたはラッチしない。このようにしたのは、転送の待ち時間を最小にし、MCU110に一つだけ存在するデータを追跡または管理しないですむようにするためである。

【0031】II. 命令フェッチ・ユニット 命令フェッチ・ユニット102の主要エレメントを図2に示す。これらのエレメントのオペレーションおよび相互関係を理解しやすくするために、以下ではこれらのエレメントがIFUデータ経路と制御経路に関与する場合を考慮して説明する。

# 【0032】A) IFUデータ経路

IFUデータ経路は、命令セットを受け取ってプリフェッチ・バッファ260に一時的にストアしておく命令バス114から始まる。プリフェッチ・バッファ260からの命令セットはIデコード・ユニット262を通ってIFIFOユニット264へ渡される。命令FIFO264の最後の2ステージにストアされた命令セットは、データ・バス278、280を通してIEU104に連続的に取り出して利用することができる。

【0033】プリフェッチ・バッファ・ユニット260 は一度に1つの命令セットを命令バス114から受け取 る。完全な128ビット幅命令セットは、一般にプリフ エッチ・バッファ260のメイン・バッファ(MBU F) 188部分の4つの128ピット幅プリフェッチ・ バッファ・ロケーションの1つに並列に書き込まれる。 追加の命令セットは最高4つまで同じように、2つの1 28ビット幅ターゲット・バッファ (TBUF) 190 のプリフェッチ・バッファ・ロケーションに、または2 つの128ビット幅プロシージャ・バッファ (EBU F) 192のプリフェッチ・バッファ・ロケーションに 書き込むことが可能である。好適アーキテクチャ100 では、MBUF188、TBUF190またはEBUF 192内のプリフェッチ・バッファ・ロケーションのい ずれかに置かれている命令セットは、プリフェッチ・バ ッファ出力パス196へ転送することが可能である。さ らに、直接フォールスルー(fall throug h) 命令セット・バス194は、命令バス114をプリ フェッチ・バッファ出力パス196と直接に接続するこ とによってMBUF188、TBUF190およびEB UF192をバイパスするためのものである。

12

【0034】好適アーキテクチャ100では、MBUF 188は名目的またはメイン命令ストリーム中の命令セ ットをパッファするために利用される。TBUF190 は、試行的なターゲット・ブランチ命令ストリームから プリフェッチした命令セットをパッファするために利用 される。その結果、プリフェッチ・バッファ・ユニット 260を通して、条件付きプランチ命令のあとに置かれ ている可能性のある両方の命令ストリームをプリフェッ チすることができる。この機能により、MAU112の 待ち時間は長くなるとしても、少なくともCCU112 への以後のアクセス待ち時間がなくなるので、条件付き プランチ命令の解決時にどの命令ストリームが最終的に 選択されるかに関係なく、条件付きプランチ命令のあと に置かれた正しい次の命令セットを得て、実行すること ができる。本発明の好適アーキテクチャ100では、M BUF188とTBUF190があるために、命令フェ ッチ・ユニット102は現れる可能性のある両方の命令 ストリームをプリフェッチすることができ、命令実行ユ ニット104に関連して以下に説明するようにただしい と想定された命令ストリームを引き続き実行することが できる。条件付きブランチ命令が解決されたとき、正し い命令ストリームがプリフェッチされて、MBUF18 8に入れられた場合は、TBUF190に残っている命 令セットは無効にされるだけである。他方、正しい命令 ストリームの命令セットがTBUF190に存在する場 合は、命令プリフェッチ・バッファ・ユニット260を 通して、これらの命令セットがTBUF190から直接 に並行にMBUF188内のそれぞれのバッファ・ロケ ーションへ転送される。それ以前にMBUF188にス トアされた命令セットは、TBUF190から転送され た命令セットを重ね書きすることによって事実上無効に される。MBUFロケーションへ転送するTBUF命令 セットが無ければ、そのロケーションには無効の印が付 けられるだけである。

【0035】同様に、EBUF192はプリフェッチ・バッファ260を経由する別の代替プリフェッチ経路となるものである。EBUF192は好ましくはMBUF188命令ストリームに現れた単一の命令、つまり、

「プロシージャ」命令で指定されたオペレーションを実現するために使用される代替命令ストリームをプリフェッチする際に利用される。このようにすると、複雑な命令や拡張された命令はソフトウェア・ルーチンまたはプロシージャを通して実現することができ、すでにプリフェッチされてMBUF188に入れられた命令ストリームを乱すことなくプリフェッチ・バッファ・ユニット260を通して処理することができる。一般的には、本発明によれば、最初にTBUF190に現れたプロシージャ命令を処理することができるが、プロシージャ命令ストリームのプリフェッチは保留され、以前に現れた保留中の条件付きブランチ命令ストリームが全て解決され

る。これにより、プロシージャ命令ストリームに現れた条件付きブランチ命令は、TBUF190の使用を通して矛盾なく処理されることになる。従って、プロシージャ・ストリームでブランチが行われる場合は、ターゲット命令セットはすでにプリフェッチされてTBUF190に入れられているので、EBUF192へ並列に転送することができる。

【0036】最後にMBUF188、TBUF190およびEBUF192の各々はプリフェッチ・バッファ出カバス196に接続され、プリフェッチ・ユニットによってストアされた命令セットを出力バス196上に送出するようになっている。さらに、バス194を通過するフローは命令セットを命令バス114から直接に出力バス196へ転送するためのものである。

【0037】好適アーキテクチャ100ではMBUF1888、TBUF190、EBUF192内のプリフェッチ・バッファは直接的にはFIFO構造を構成していない。その代わりにどのバッファ・ロケーションも出力バス196に接続されているので、命令用キャッシュ132から取り出された命令セットのプリフェッチ順序に大幅な自由度をもたせることができる。つまり、命令フェッチ・ユニット102は命令ストリームに一定順序で並んだ命令順に命令セットを判断して要求するのが一般的になっている。しかし、命令セットがIFU102へ返されるときの順序は、要求したある命令セットが使用可能で、CCU106だけからアクセスを必要とするような場合に合わせて順序外に現れることも可能である。

【0.038】命令セットは一定順序でプリフェッチ・バ ッファ・ユニット260へ返されない場合があっても、 出力バス196上に出力される命令セットの列は、一般 的にIFU102から出された命令セット要求の順序に 従っていなければならない。順序内(in-orde r)の命令ストリーム列は、例えばターゲット・ブラン チ・ストリームの試行的実行に影響されるためである。 [0039] Iデコード・ユニット262は、IFIF 〇ユニット264のスペースが許す限り、プリフェッチ ・バッファ出力バス196から命令セットを、普通は1 サイクルに1つの割合で受け取る。一つの命令セットを 構成する4個の命令からなる各セットは I デコード・ユ 40 ニット262によって並行にデコードされる。関係の制 御フロー情報がIFU102の制御経路部分のためにラ イン318から抜き出されている間は、命令セットの内 容は I デコード・ユニット262によって変更されな 11.

【0040】Iデコード・ユニット262からの命令セットはIFIFOユニット264の128ビット幅入力バス198上に送出される。内部的には、IFIFOユニット264はマスタ/スレーブ・レジスタ200、204、208、212、216、220、224の列か 50

14

ら構成されている。各レジスタはその後続レジスタに接 続され、マスタ・レジスタ200、208、216の内 容がFIF〇オペレーションの内部プロセッサ・サイク ルの前半時にスレーブ・レジスタ204、212、22 0 へ転送され、そのあとオペレーションの後半サイクル 時に次の後続マスタ・レジスタ208、216、224 へ転送されるようになっている。入力バス198はマス タ・レジスタ200、208、216、224の各々の 入力に接続され、FIFOオペレーションの後半サイク ル時に命令セットが 1 デコード・ユニット 2 6 2 からマ スタ・レジスタに直接にロードされるようになってい る。しかし、マスタ・レジスタを入力バス198からロ ードすることは、IFIFOユニット264内でデータ をFIFOシフトすることと同時に行う必要はない。そ の結果、命令FIFOユニット264内にストアされた 命令セットの現在の深さに関係なく、さらに、IFIF 〇ユニット264内でデータをFIFOシフトすること から独立して入力バス198から連続的にIFIFOユ ニット264に入れていくことができる。

[0041] マスタ/スレーブ・レジスタ200、20 4、208、212、216、220、224の各々 は、128ビット幅命令セットの全ビットを並列にスト アできるほかに、制御情報のいくつかのビットをそれぞ れの制御レジスタ202、206、210、214、2 18、222、226にストアすることもできる。好ま しくは、制御ビットのセットは、例外不一致(exce ption miss)と例外修正(exceptio n modify) (VMU)、メモリなし (MC U)、ブランチ・バイアス、ストリーム、およびオフセ ット(IFU)からなっている。この制御情報はIFI FOマスタ・レジスタに入力バス198から新しい命令 セットをロードするのと同時に、IFU102の制御経 路部分から発生する。そのあと、制御レジスタ情報は命 令セットと並行して I F I F O ユニット 2 6 4 内で並列 にシフトされる。

【0042】最後に好適アーキテクチャ100ではIFIFOユニット264からの命令セットの出力は最後の2マスタ・レジスタ216、224から同時に得られて、I\_Bucket\_0とI\_Bucket\_1命令セット出力バス278、280上に送出される。さらに、対応する制御レジスタ情報がIBASV0とIBASB1制御フィールドバス282、284上に送出される。これらの出力バス278、282、280、284は全てIEU104へ通じる命令ストリーム・バス124となるものである。

【0043】B) IFU制御経路

IFU102制御経路は、プリフェッチ・バッファ・ユニット260、Iデコード・ユニット262およびIFIFOユニット264のオペレーションを直接にサポートする。プリフェッチ制御ロジック・ユニット266は

主にプリフェッチ・バッファ・ユニット260のオペレーションを管理する。プリフェッチ制御ロジック・ユニット266とIFU102は一般的にはクロック・ライン290からシステム・クロック信号を受信して、IFUのオペレーションとIEU104、CCU106およびVMU108のオペレーションとの同期をとるようにしている。命令セットを選択して、MBUF188、TBUF190およびEBUF192に書き込むための制御信号は制御ライン304上に送出される。

【0044】多数の制御信号は、制御ライン316上に送出されて、プリフェッチ制御ロジック・ユニット266へ送られる。具体的には、フェッチ要求制御信号はプリフェッチ・オペレーションを開始するために送出される。制御ライン316上に送出される他の制御信号は要求したプリフェッチ・オペレーションが目標とする宛先かMBUF188であるか、TBUF190であるか、EBUF192であるかを指定している。プリフェッチ要求を受けて、プリフェッチ制御ロジック・ユニット266はID値を生成し、プリフェッチ要求をCCU106に通知できるかどうかを判断する。ID値の生成は、循環4ピット・カウンタを使用して行われる。

【0045】4ビット・カウンタの使用は次の3つの点 で重要である。第1は最大9個までの命令セットをプリ フェッチ・バッファ・ユニット260で一度にアクティ プにできることである。すなわち、MBUF18.8での 4命令セット、TBUF190での2命令セット、EB UF192での命令セット、およびフロー・スルー・バ ス194経由で直接に I デコード・ユニット262に渡 される1命令セットである。第2は、命令セットが各々 4パイトの4個の命令からなることである。その結果、 フェッチする命令を選択するどのアドレスも、その最下 位4ビットは余分になっている。最後は、プリフェッチ 要求アドレスの最下位4ビットとして挿入することで、 プリフェッチ要求IDをプリフェッチ要求と容易に関連 づけることができることである。これにより、CCU1 06とのインターフェースとなるために必要な総アドレ ス数が減少することになる。

【0046】IFU102から出されたプリフェッチ要求の順序に対して順序外で命令セットがCCU106から返却されるようにするために、アーキテクチャ100 40ではCCU106からの命令セットの返却と一緒にID要求値が返されるようになっている。しかし、順序外の命令セット返却機能によると、16個の固有IDが使いつくされるおそれがある。条件付き命令の組合せが順序外で実行されると、要求されたがまだ返却されていない追加のプリフェッチと命令セットがあるので、ID値を再使用することが可能になる。したがって、4ビット・カウンタは保持しておくのが好ましく、それ以降の命令セットのプリフェッチ要求が出されないことになり、その場合には次のID値は、未処理のまま残っているフェ 50

16

ッチ要求やそのときプリフェッチ・バッファ 2 6 0 に保留されている別の命令セットに関連づけられたものとなる。

【0047】プリフェッチ制御ロジック・ユニット26 6はプリフェッチ状況配列(アレイ)268を直接に管 理し、この配列はMBUF188、TBUF190およ びEBUF192内の各命令セット・プリフェッチ・バ ッファ・ロケーションに論理的に対応する状況記憶ロケ ーションからなっている。プリフェッチ制御ロジック・ ユニット266は選択およびデータ・ライン306を通 して、データをスキャンし、読み取って、状況レジスタ 配列268に書き込むことができる。配列268内で は、メイン・パッファ・レジスタ308は4個の4ピッ トID値 (MBID)、4個の1ピット予約フラグ (M B RES) および4個の1ビット有効フラグ (MB VAL)をストアしておくためのものであり、これらの 各々は論理ビット位置別にMBUF180内のそれぞれ の命令セット記憶ロケーションに対応づけられている。 同様に、ターゲット・バッファ・レジスタ310と拡張 20 バッファ・レジスタ312は、それぞれ2個の4ピット ID値 (TB ID、EBID)、2個の1ビット予約 フラグ (TB RES、EB RES) および2個の1 ビット有効フラグ (TB VAL、EB VAL) をス トアしておくためのものである。最後にフロー・スルー 状況レジスタ314は1個の4ピットID値(FT I D)、1個の予約フラグ・ピット (FT RES) およ び1個の有効フラグ・ピット (FT VAL) をストア しておくためのものである。

【0048】状況レジスタ配列268が最初にスキャン され、該当するときは、プリフェッチ要求がCCU10 6に出されるたびにプリフェッチ制御ロジック・ユニッ ト266によって更新され、そのあとは命令セットが返 されるたびにスキャンされ、更新される。具体的に説明 すると、制御ライン316からプリフェッチ要求信号を 受け取ると、プリフェッチ制御ロジック・ユニット26 6 は現在の循環カウンタ生成 I D値をインクリメント し、状況レジスタ配列268をスキャンして、使用可能 なID値があるかどうか、プリフェッチ要求信号で指定 されたタイプのプリフェッチ・バッファ・ロケーション が使用可能であるかどうかを判断し、CCU IBUS Y制御ライン300の状態を調べてCCU106がプリ フェッチ要求を受け付けることができるかどうかを判断 し、受付可能ならば、制御ライン298上のCCU I READ制御信号を肯定し、インクリメントされたID 値をCCU106と結ばれたCCU ID出力パス29 4上に送出する。プリフェッチ記憶ロケーションは、対 応する予約状況フラグと有効状況フラグが共に偽である 場合に使用が可能である。

【0049】プリフェッチIDは要求がCCU106に 出されるのと並行して、MBUF188、TBUF19

0、またはEBUF192内の目標とする記憶ロケーションに対応する状況レジスタ配列268内のID記憶ロケーションに書き込まれる。さらに、対応する予約状況フラグが真にセットされる。

【0050】CCU106が以前に要求された命令セットをIFU102へ返却できるときは、CCU IRE ADY信号が制御ライン302上で肯定され、対応する命令セットIDがCCU ID制御ライン296上に送出される。プリフェッチ制御ロジック・ユニット266は状況レジスタ配列268内のID値と予約フラグをスキャンして、プリフェッチ・バッファ・ユニット260内の命令セットの目標とする宛先を判別する。一致マーンはバス114を経由してプリフェッチ・バッファ・コニット260内の該当ロケーションに書き込まれ、コロー・スルー要求と判別されたときは、直接にIデコード・ユニット262に渡される。どちらの場合も、対応する状況レジスタ配列に入っている有効状況フラグは真にセットされる。

【0051】 PCロジック・ユニット270は、以下で 詳しく説明するように、IFU102全体を調べてMB UF188、TBUF190およびEBUF192命令 ストリームの仮想アドレスを探し出す。この機能を実行 する際、PCロジック・ブロック270はIデコード・ ユニット262を制御すると同時に、そこから動作す る。具体的には、Iデコード・ユニット262によって デコードされ、プログラムの命令ストリームのフローの 変化と関わりがある可能性のある命令部分はバス318 を経由して制御フロー検出ユニット274へ送られると 共に、直接にPCロジック・プロック270へ送られ る。制御フロー検出ユニット274は条件付きプランチ 命令と無条件ブランチ命令、コール型命令、ソフトウェ ア・トラップ・プロシージャ命令および種々のリターン 命令を含む制御フロー命令を構成する各命令をデコード された命令セットの中から判別する。制御フロー検出ユ ニット274は制御信号をライン322を経由して、P Cロジック・ユニット270へ送る。この制御信号は、 I デコード・ユニット262に存在する命令セット内の 制御フロー命令のロケーションと種類を示している。こ れを受けて、PCロジック・ユニット270は、一般的 40 には命令に入れられて、ライン318経由でPCロジッ ク・ユニットへ転送されたデータから制御フロー命令の ターゲット・アドレスを判断する。例えば、条件付きブ ランチ命令に対して先に実行するためにブランチ・ロジ ック・バイアスが選択された場合には、PCロジック・ ユニット270は条件付きプランチ命令ターゲット・ア ドレスから命令セットをプリフェッチすることを指示 し、別々に追跡することを開始する。したがって、制御 ライン316上のプリフェッチ要求を次に肯定すると、 PCロジック・ユニット270はさらにライン316を 50

18

経由する制御信号を肯定し、先行するプリフェッチ命令 セットがMBUF188またはEBUF192へ送られ たものと想定すると、プリフェッチの宛先をTBUF1 90として選択する。プリフェッチ要求をCCU106 へ渡すことができるとプリフェッチ制御ロジック・ユニ ット266が判断すると、プリフェッチ制御ロジック・ ユニット266は、この場合もライン316を経由して イネーブル (許可) 信号をPCロジック・ユニット27 0 へ送って、ターゲット・アドレスのページ・オフセッ ト部分 (CCU PADDR [13:4]) をアドレス ・ライン324を経由して直接にCCU106へ渡すこ とを可能にする。これと同時に、PCロジック・ユニッ ト270は新しい仮想ページから物理ページへの変換が 必要な場合には、さらに、VMU要求信号を制御ライン 328を経由して、ターゲット・アドレスの仮想化部分 (VMU VADDR (13:14)) をアドレス・ラ イン326を経由してVMU108へ渡して、物理アド レスに変換する。ページ変換が必要でない場合は、VM U108によるオペレーションは必要でない。その代わ りに、以前の変換結果がバス122に接続された出力ラ ッチに保存されているので、CCU106によって即時 に使用される。

【0052】 P C ロジック・ユニット 270 が要求した 仮想から物理への変換時にVMU108にオペレーショ ン・エラーが起こると、VMU例外およびVMU不一致 制御 (miss control) ライン332、33 4 を通して報告される。 VMU不一致制御ライン 3 3 4 は変換索引緩衝機構(Translation loo kaside buffer:TLB)の不一致を報告 する。VMU例外ライン332上のVMU例外制御信号 は他の例外が起こると発生する。いずれの場合も、PC ロジック・ユニットは命令ストリーム中の現在の実行個 所をストアしておき、そのあと無条件ブランチが行われ たのと同じように、それを受けてエラー条件を診断し処 理するための専用例外処理ルーチン命令ストリームをプ リフェッチすることによって、エラー条件を処理する。 VMU例外および不一致制御信号は、発生した例外の種 類を示しているので、PCロジック・ユニット270は 対応する例外処理ルーチンのプリフェッチ・アドレスを 判別することができる。

【0053】IFIFO制御ロジック・ユニット272はIFIFOユニット264を直接にサポートするためのものである。具体的には、PCロジック・ユニット270は制御ライン336を経由して制御信号を出力し、命令セットがIデコード・ユニット262から入力バス198経由で使用可能であることをIFIFO制御ユニット272は命令セットを受け取るために、最も奥の使用可能なマスタ・レジスタ200、208、216、224を選択する役割をもっている。マスタ・レジスタ2

02、210、218、226の各々の出力は制御バス338を経由してIFIFO制御ユニット272へ渡される。各マスタ制御レジスタによってストアされる制御ビットは2ビット・バッファ・アドレス(IF\_Bx\_ADR)、単一ストリーム・インジケータ・ビット(IF\_Bx\_STRM)、および単一有効ビット(IF\_Bx\_VLD)からなっている。2ビット・バッファ・アドレスは対応する命令セット内の最初の有効命令令をつかいる。つまり、CCU106から返された命令セットは、例えば、ブランチ・オペレーションのターゲット命令が命令セット内の最初の命令ロケーションに置かれるように境界合わせされていないことがある。したがって、バッファ・アドレス値は、実行の対象として考慮される、命令セット内の最初の命令を一意的に示すために与えられる。

【0054】ストリーム・ビットは、条件付き制御フロー命令を含んでいる命令セットのロケーションを示し、IFIFOユニット264を通る命令のストリームに潜在的制御フローの変更を引き起こすマーカとして使用されることを基本としている。メイン命令ストリームは一般にストリーム・ビット値が0のときMBUF188を通して処理される。例えば、相対条件付きブランチ命令が現れるとすると、対応する命令セットはマークが付けられ、ストリーム・ビット値が1となる。条件付き命令セットはIデコード・ユニット262によって検出される。条件付き制御フロー命令は最高4つまで命令セットに存在することができる。そのあと、命令セットはIFIFOユニット264の最も奥の使用可能なマスタ・レジスタにストアされる。

【0055】条件付きブランチ命令のターゲット・アド レスを判断するために、現在のIEU104の実行点ア ドレス (DPC)、ストリーム・ビットで指定された条 件付き命令が入っている命令セットの相対ロケーショ ン、制御フロー検出ユニット274から得られた命令セ ット内の条件付き命令ロケーション・オフセットは、制 御ライン318を通して対応するブランチ命令フィール ドから得られた相対プランチ・オフセット値と結合され る。その結果はブランチ・ターゲットの仮想アドレスと なり、PCロジック・ユニット270によってストアさ れる。ターゲット命令ストリームの最初の命令セット は、このアドレスを使用してプリフェッチしてTBUF 190に入れることができる。 P C ロジック・ユニット 270のために事前に選択されたプランチ・バイアスに 応じてIFIFOユニット264はMBUF188また はTBUF190からロードが続けられる。1つまたは 2つ以上の条件付フロー命令を含んでいる2番目の命令 セットが現れると、その命令セットはストリーム・ビッ ト値に0のマークが付けられる。2番目のターゲット・ ストリームはフェッチできないので、ターゲット・アド レスはPCロジック・ユニット270によって計算され 50 20

てストアされるが、プリフェッチは行われない。さらに、それ以降の命令セットは I デコード・ユニット 2 6 2を通して処理することができない。少なくとも、条件付きフロー制御命令を含んでいることが分かった命令セットは1つも処理されない。

【0056】本発明の好適実施例では、PCロジック・ユニット270は最高2個までの命令セットに現れた条・件付きフロー命令を最高8個まで管理することができる。ストリーム・ビットの変化でマークが付けられた2命令セットの各々のターゲット・アドレスは4つのアドレス・レジスタの配列にストアされ、ターゲット・アドレスは命令セット内の対応する条件付きフロー命令のロケーションに対して論理的位置に置かれる。

【0057】最初の順序内条件付きフロー命令のプラン チ結果が解決されると、PCロジック・ユニット270 は、ブランチが行われる場合にはTBUF190の内容 をMVUF188に転送し、TBUF190の内容に無 効のマークを付けるように、ライン316上の制御信号 によってプリフェッチ制御ユニット266に指示する。 正しくない命令ストリーム、つまりプランチが行われな い場合はターゲット・ストリームからの、ブランチが行 われる場合はメイン・ストリームからの命令セットが、 IFIFOユニット264にあるとIFIFOユニット 264からクリアされる。2番目またはそれ以降の条件 付きフロー制御命令が第1ストリーム・ビットのマーク が付けられた命令セットに存在すると、その命令は統一 された方法で処理される。すなわち、ターゲット・スト リームからの命令セットはプリフェッチされ、MBUF 188またはTBUF190からの命令セットはブラン チ・バイアスに応じて I デコード・ユニット262を通 して処理され、条件付きフロー命令が最終的に解決され ると、正しくないストリーム命令セットがIFIFOユ ニット264からクリアされる。

【0058】IFIFOユニット264から正しくない ストリーム命令がクリアされたとき、2番目の条件付き フロー命令がIFIFOユニット264に残っていて、 最初の条件付きフロー命令セットにそれ以降の条件付き フロー命令が含まれていないと、第2ストリーム・ビッ トのマークが付いた命令セットのターゲット・アドレス はアドレス・レジスタの最初の配列にプロモートされ る。いずれの場合も、条件付きフロー命令を含んでいる 次の命令セットはIデコード・ユニット262を通して 評価することが可能になる。したがって、ストリーム・ ビットをトグルとして使用すると、プランチ・ターゲッ ト・アドレスを計算する目的のために、また、プランチ ・バイアスが特定の条件付きフロー制御命令では正しく なかったと、後で判断された場合に、それより上をクリ アすべき命令セット・ロケーションにマークをつける目 的のために、潜在的制御フローの変化にマークをつけて おき、IFIFOユニット264を通して追跡すること

ができる。

【0059】命令セットをマスタ・レジスタから実際に クリアするのではなく、IFIFO制御ロジック・ユニ ット272はIFIFOユニット264の対応するマス タ・レジスタの制御レジスタに入っている有効ビット・ フラグをリセットするだけである。このクリア・オペレ ーションはライン336に送出される制御信号でPCロ ジック・ユニット270によって開始される。マスタ制 御レジスタ202、210、218、226の各々の入 力は状況バス230を通してIFIFO制御ロジック・ ユニット272が直接にアクセスすることができる。好 適実施例のアーキテクチャ100ではこれらのマスタ制 御レジスタ202、210、218、226内のビット は I F I F O ユニット 2 6 4 によるデータ・シフト・オ ペレーションと並行して、または独立してIFIFO制 御ユニット272によってセットすることが可能であ る。この機能により、IEU104のオペレーションと 非同期に、命令セットをマスタ・レジスタ200、20 8、216、224のいずれかに書込み、対応する状況 情報をマスタ制御レジスタ202、210、218、2 20 26に書き込むことができる。

【0060】最後に、制御および状況バス230上の追加の制御ラインはIFIFOユニット264のIFIFOオペレーションを可能にし、指示する。IFIFOシフトは制御ライン336を通してPCロジック・ユニット270から出力されたシフト要求制御信号を受けてIFIFOユニット264によって行われる。IFIFO制御ユニット272は、命令セットを受け入れるマスタ・レジスタ200、208、216、224が使用可能であると、制御信号をライン316を経由してプリフェッチ制御ユニット266に送ってプリフェッチ・バッファ260から次の該当命令セットを転送することを要求する。命令セットが転送されると、配列268内の対応する有効ビットがリセットされる。

【0061】C) IFU/IEU制御インタフェース IFU102とIEU104とを結ぶ制御インタフェー スは制御バス126によって提供される。この制御バス 126はPCロジック・ユニット270に接続され、複 数の制御、アドレスおよび特殊データ・ラインから構成 されている。割り込み要求と受信確認制御信号を制御ラ イン340を経由して渡すことにより、IFU102は 割り込みオペレーションを通知し、IEU104との同 期をとることができる。外部で発生した割り込み信号は ライン292経由でロジック・ユニット270へ送られ る。これを受けて、割り込み要求制御信号がライン34 0上に送出されると、1EU104は試行的に実行され た命令をキャンセルする。割り込みの内容に関する情報 は、割り込み情報ライン341を通してやりとりされ る。 1 E U 1 0 4 が P C ロジック・ユニット 2 7 0 によ って判断された割り込みサービス・ルーチンのアドレス 50 22

からプリフェッチされた命令の受信を開始する準備状態になると、IEU104はライン340上の割り込み受信確認制御信号を肯定する。IFU102によってプリフェッチされた割り込みサービス・ルーチンがそのあと開始される。

【0062】IFIFO読取り(IFIFO RD)制御信号はIEU104から出力され、最も奥のマスタ・レジスタ224に存在する命令セットが実行を完了したことおよび次の命令セットが必要であることを通知する。この制御信号を受けると、PCロジック・ユニット270はIFIFOユニット264でIFIFO制御ロジック・ユニット272に指示する。

【0063】PCインクリメント要求とサイズ値(PCINC/SIZE)は制御ライン344上に送出されて、現在のプログラム・カウンタ値を命令の対応するサイズ数だけ更新するようにPCロジック・ユニット270に指示する。これによりPCロジック・ユニット270は、現在のプログラム命令ストリーム中の最初の順序内実行命令のロケーションを正確に指した個所に実行プログラム・カウンタ(DPC)を維持することができる。

【0064】ターゲット・アドレス(TARGET ADDR)はアドレス・ライン346を経由してPCロジック・ユニット270に返される。このターゲット・アドレスはIEU104のレジスタ・ファイルにストアされているデータによって決まるブランチ命令の仮想ターゲット・アドレスである。したがって、ターゲット・アドレスを計算するためにIEU104のオペレーションが必要である。

【0065】制御フロー結果(CF RESULT)制御信号は制御ライン348を経由して、PCロジック・ユニット270へ送られて、現在保留されている条件付きブランチ命令が解決されたかどうか、その結果がブランチによるものなのか、ブランチによらないものなのかを示している。これらの制御信号に基づいて、PCロジック・ユニット270は、条件付きフロー命令の実行の結果として、プリフェッチ・バッファ260とIFIFOユニット264に置かれている命令セットのどれをキャンセルする必要があるかを判断することができる。

【0066】いくつかのIEU命令リターン型制御信号(IEUリターン)が制御ライン350上を送出されて、IEU104によってある命令が実行されたことをIFU102に通知する。これらの命令には、プロシージャ命令からのリターン、トラップからのリターンおよびサブルーチン・コールからのリターンがある。トラップからのリターン命令はハードウェア割り込み処理ルーチンとソフトウェア・トラップ処理ルーチンで同じように使用される。サブルーチン・コールからのリターンもジャンプとリンク型コールと併用される。どの場合も、

(13)

リターン制御信号は以前に割り込みがかけられた命令ストリームに対して命令フェッチ・オペレーションを再開するようにIFU102に通知するために送られる。これらの信号をIEU104から出すことにより、システム100の正確なオペレーションを維持することができる。「割り込みがかけられた」命令ストリームの再開はリターン命令の実行個所から行われる。

23

【0067】現命令実行PCアドレス(現IF\_PC) はアドレス・バス352を経由してIEU104へ送ら れる。このアドレス値(DPC)はIEU104によっ て実行される正確な命令を指定している。つまり、IE U104が現在のIF\_PCアドレスを通過した命令を 先に試行的に実行している間は、このアドレスは割り込 み、例外その他に正確なマシンの状態が分かっているこ とが必要な事象の発生に対してアーキテクチャ100を 正確に制御するために保持されていなければならない。 現在実行中の命令ストリームの中の正確なマシンの状態 を進めることが可能であると I EU104が判断する と、PC Inc/Size信号がIFU102に送ら れ、即時に現在の I F \_ P C アドレス値に反映される。 【0068】最後に、アドレスおよび双方向データ・バ ス354は特殊レジスタのデータを転送するためのもの である。このデータはIEU104によってIFU10 2内の特殊レジスタに入れられ、あるいはそこから読み 取られるようにプログラムすることが可能である。特殊 レジスタのデータは一般にIFU102が使用できるよ うにIEU104によってロードされ、あるいは計算さ れる。

【0069】D)PCロジック・ユニットの詳細PC制御ユニット362、割り込み制御ユニット363、プリフェッチPC制御ユニット364および実行PC制御ユニット366を含むPCロジック・ユニット270の詳細図は図3に示されている。

【0070】PC制御ユニット362はインタフェース ・バス126を通してプリフェッチ制御ユニット26 6、IFIFO制御ロジック・ユニット272、および IEU104から制御信号を受けて、プリフェッチおよ び実行PC制御ユニット364、366に対してタイミ ング制御を行う。割り込み制御ユニット363はプリフ エッチ・トラップ・アドレス・オフセットを判断してそ れぞれのトラップ・タイプを処理する該当処理ルーチン を選択することを含めて、割り込みと例外の正確な管理 を担当する。プリフェッチPC制御ユニット364は、 特にトラップ処理とプロシージャ・ルーチン命令のフロ 一のためのリターン・アドレスをストアすることを含め て、プリフェッチ・パッファ188、190、192を サポートするために必要なプログラム・カウンタの管理 を担当する。このオペレーションをサポートするため に、プリフェッチPC制御ユニット364は物理アドレ ス・パス・ライン324上のCCU PADDERアド 50 レスとアドレスライン326上のVMU VMADDR アドレスを含むプリフェッチ仮想アドレスを生成することを担当する。その結果、プリフェッチPC制御ユニット364は現在のプリフェッチPC仮想アドレス値を保持することを担当する。

【0071】プリフェッチ・オペレーションは一般に制 御ライン316上を送出された制御信号を通してIFI FO制御ロジック・ユニット272によって開始され る。これを受けて、PC制御ユニット362はいくつか の制御信号を生成して制御ライン372上に出力し、プ リフェッチPC制御ユニットを動作させてアドレス・ラ イン324、326上にPADDRアドレスと、必要に 応じてVMADDRアドレスを生成する。値が0から4 までのインクリメント信号も制御ライン374上に送出 される場合もあるが、これはPC制御ユニット362が 現在のプリフェッチ・アドレスから命令セットのフェッ チを再実行しているか、一連のプリフェッチ要求の中の 2番目の要求に対して位置合わせを行っているか、プリ フェッチのために次の全順次命令セットを選択している 20 か、によって決まる。最後に現在のプリフェッチ・アド レスPF\_\_PCがパス370上に送出され、実行PC制 御ユニット366へ渡される。

【0072】新しいプリフェッチ・アドレスはいくつか のソースから発生する。アドレスの主要なソースはバス 352経由で実行PC制御ユニット366から送出され た現在の I F\_PCアドレスである。原理的には、 I F **\_\_PCアドレスからはリターン・アドレスが得られ、こ** れは、初期コール、トラップまたはプロシージャ命令が 現れたとき、プリフェッチPC制御ユニットによってあ とで使用されるものである。 IF\_PCアドレスは、こ れらの命令が現れるたびに、プリフェッチPC制御ユニ ット364内のレジスタにストアされる。このようにし て、PC制御ユニット362は制御ライン350を通し てIEUリターン信号を受けたとき、プリフェッチPC 制御ユニット364内のリターン・アドレス・レジスタ を選択して新しいプリフェッチ仮想アドレスを取り出す だけでよく、これによって元のプログラム命令ストリー ムを再開する。

【0073】プリフェッチ・アドレスのもう一つのソースは実行PC制御ユニット366から相対ターゲット・アドレス・バス382を経由して、あるいはIEU104から絶対ターゲット・アドレス・バス346を経由して送出されたターゲット・アドレス値である。相対ターゲット・アドレスとは、実行PC制御ユニット366によっで直接に計算できるアドレスである。絶対ターゲット・アドレスは、これらのターゲット・アドレスがIEUレジスタ・ファイルに入っているデータに依存するので、IEU104に生成させる必要がある。ターゲット・アドレスはターゲット・アドレス・バス384を通ってプリフェッチPC制御ユニット364へ送られ、プリ

フェッチ仮想アドレスとして使用される。相対ターゲット・アドレスを計算する際、対応するブランチ命令のオペランド部分も I デコード・ユニット 2 6 2 からパス 3 1 8 のオペランド変位部分を経由して送られる。

【0074】プリフェッチ仮想アドレスのもう1つのソースは、実行PC制御ユニット366である。リターン・アドレス・バス352′は、現在のIF\_PC値(DPC)をプリフェッチPC制御ユニット364へ転送するためのものである。

【0075】このアドレスは、割り込み、トラップその他コールなどの制御フロー命令が命令ストリーム内に現れた個所でリターン・アドレスとして使用される。プリフェッチPC制御ユニット364は、新しい命令ストリームをプリフェッチするために解放される。PC制御ユニット362は、対応する割り込みまたはトラップ処理ルーチンまたはサブルーチンが実行されると、IEUリターンまたはサブルーチンが実行されると、IEUリターン信号の一つを経由してIEUリターンに号372上のPFPC信号の一つを通して、およびライン350経由で送られてきて実行されたリターン命令のIDに基づいて、現在のリターン仮想アドレスを収めているされてPCロジック・ユニット270によるプリフェッチオペレーションを続行する。

【0076】最後に、プリフェッチ仮想アドレスが取り出されるもう一つのソースは、特殊レジスタ・アドレスおよびデータ・バス354である。IEU104によくて計算またはロードされたアドレス値、または少なくをもベース・アドレス値はデータとしてバス354を経由してプリフェッチPC制御ユニット364へ転送される。ベース・アドレスはトラップ・アドレス・プロル、高速トラップ・テーブルのアドレスを含んでいる。バス354を通して、プリフェッチおよびPC制御ユニット364、366内のレジスタの多くを読み取ることもできるので、マシンの状態の対応する側面をIEU104を通して処理することが可能である。

【0077】実行PC制御ユニット366は、PC制御ユニット362の制御を受けて、現在の $IF\_PC$ アドレス値を計算することを主な役割としている。この役割において、実行PC制御ユニット366は、PC制御ユニット362からExPC制御ライン378を経由して送られてきた制御信号と、制御ライン380を経由して送られてきたインクリメント/サイズ制御信号を受けて、 $IF\_PC$ アドレスを調整する。これらの制御信号は主に、ライン342経由で送られてきたIFIFO読取り制御信号とIEU104から制御ライン344経由で送られてきたPCインクリメント/サイズ値を受け取ると生成される。

1) PFおよびExPC制御/データ・ユニットの詳細

26

図4はプリフェッチおよび実行PC制御ユニット36 4、366の詳細プロック図である。これらのユニットは主にレジスタ、インクリメンタ(増分器)その他の類似部品、セレクタおよび加算器プロックから構成されている。これらのブロック間のデータ転送を管理する制御は、PFPC制御ライン372、ExPC制御ライン378およびインクリメント制御ライン374、380を通してPC制御ユニット362によって行われる。説明を分かりやすくするために、図4のプロック図には、これらの側御ラインは示されていない。しかし、これらの制御信号が以下に説明するように、これらのプロックへ送られることは勿論である。

【0078】プリフェッチPC制御ユニット364の中 心となるものはプリフェッチ・セレクタ(PF\_PC\_ SEL) 390であり、これは現プリフェッチ仮想アド レスの中央セレクタとして動作する。この現プリフェッ チ・アドレスはプリフェッチ・セレクタ390から出力 バス392を通ってインクリメンタ・ユニット394へ 送られて、次のプリフェッチ・アドレスを生成する。こ の次のプリフェッチ・アドレスはインクリメンタ出力バ ス396を通ってレジスタMBUF PFnPC39 8、TBUF PFnPC400、およびEBUF P FnPC402の並列配列へ送られる。これらのレジス タ398、400、402は実効的には次の命令プリフ ェッチ・アドレスをストアしているが、本発明の好適実 施例によれば別々のプリフェッチ・アドレスがMBUF 188、TBUF190およびEBUF192に保持さ れている。MBUF、TBUFおよびEBUF PFn PCレジスタ398、400、402にストアされたプ リフェッチ・アドレスはアドレス・バス404、40 8、410からプリフェッチ・セレクタ390へ渡され る。したがって、PC制御ユニット362はプリフェッ チ・レジスタ398、400、402の別の1つをプリ フェッチ・セレクタが選択することを指示することだけ でプリフェッチ命令ストリームの即時切り換えを指示す ることができる。ストリームの中の次の命令セットをプ リフェッチするために、そのアドレス値がインクリメン タ394によってインクリメントされると、その値がプ リフェッチ・アドレス398、400、402のうち該 当するレジスタへ返却される。もう1つの並列レジスタ 配列は簡略化のため単一の特殊レジスタ・ブロック41 2と示されているが、この配列はいくつかの特殊アドレ スをストアするためのものである。レジスタ・ブロック 412はトラップ・リターン・アドレス・レジスタ、プ ロシージャ命令リターン・アドレス・レジスタ、プロシ ージャ命令ディスパッチ・テーブル・ベース・アドレス ・レジスタ、トラップ・ルーチン・ディスパッチ・テー ブル・ベース・アドレス・レジスタ、および高速トラッ プ・ルーチン・ベース・アドレス・レジスタから構成さ れている。PC制御ユニット362の制御を受けて、こ

れらのリターン・アドレス・レジスタはバス352′を通して現IF\_PC実行アドレスを受け入れることができる。レジスタ・ブロック412内のリターンおよびベース・アドレス・レジスタにストアされたアドレス値はIEU104から独立して読み書きすることができる。レジスタが選択され、値が特殊レジスタ・アドレスおよびデータ・バス354を経由して転送される。

【0079】特殊レジスタ・プロック412内のセレクタはPC制御ユニット362によって制御され、レジスタ・ブロック412のレジスタにストアされたアドレスを特殊レジスタ出力バス416上に送出してプリフェッチ・セレクタ390へ渡すことができる。リターン・アドレスは直接にプリフェッチ・セレクタ390へ渡される。ベース・アドレス値は割り込み制御ユニット363から割り込みオフセット・バス373経由で送られて373に対してもでプリフェッチ・セレクタ390へ渡された特別アドレスは、新しいプリフェッチ命令ストリームの初期アドレスとして使用され、そのあとインクリメンタ394とプリフェッチ・レジスタ398、400、402の1つを通るアドレスのインクリメント・ループを続行することができる。

【0080】プリフェッチ・セレクタ390へ送られる アドレスのもう1つのソースは、ターゲット・アドレス ・レジスタ・ブロック414内のレジスタ配列である。 ブロック414内のターゲット・レジスタには好適実施 例によれば8つの潜在的プランチ・ターゲット・アドレ スがストアされる。これらの8つの記憶ロケーションは IFIFOユニット264の最下位の2マスタ・レジス タ216、224に保持されている8つの潜在的に実行 可能な命令に論理的に対応している。これらの命令のど れでもが、および潜在的にはすべてが条件付きブランチ 命令となり得るので、ターゲット・レジスタ・ブロック 414は予め計算されたターゲット・アドレスをストア しておくので、TBUF190を通してターゲット命令 ストリームをプリフェッチするために使用するのを待た せることかできる。特に、PC制御ユニット362が夕 ーゲット命令ストリームのプリフェッチを即時に開始す るように条件付きブランチ・パイアスがセットされる と、ターゲット・アドレスはターゲット・レジスタ・ブ 40 ロック414からアドレス・パス418を経由してプリ フェッチ・セレクタ390へ送られる。インクリメンタ 394によってインクリメントされたあと、アドレスは TBUF PFnPC400へ戻されてストアされ、タ ーゲット命令ストリームをあとでプリフェッチするオペ レーションで使用される。別のブランチ命令がターゲッ ト命令ストリームに現れると、その2番目のプランチの ターゲット・アドレスが計算され、最初の条件付きプラ ンチ命令が解決されて使用されるまでの間、ターゲット ・レジスタ配列414にストアされている。

28

【0081】ターゲット・レジスタ・ブロック414にストアされた計算で求めたターゲット・アドレスは実行PC制御ユニット366内のターゲット・アドレス計算ユニットからアドレス・ライン382を経由して、あるいはIEU104から絶対ターゲット・アドレス・パス346を経由して転送される。

【0082】プリフェッチPF\_PCセレクタ390を 通って転送されるアドレス値は、完全な32ビット仮想 アドレス値である。ページ・サイズは本発明の好適実施 例では16Kバイトに固定されており、最大ページ・オ フセット・アドレス値〔13:0〕に対応している。し たがって、現プリフェッチ仮想ページ・アドレス〔2 7:14〕に変化がなければVMUページの変換は不要 である。プリフェッチ・セレクタ390内のコンパレー タはそのことを検出する。VMU変換要求信号 (VMX LAT)は、インクリメントがページ境界をこえて行わ れたか、制御のフローが別のページ・アドレスへブラン チしたために、仮想ページ・アドレスが変化したとき、 ライン372′を経由してPC制御ユニット362へ送 られる。他方、PC制御ユニット362はライン324 上のCCU PADDRのほかに、VM VADDRア ドレスをバッファ・ユニット420からライン326上 に送出し、該当の制御信号をVMU制御ライン326、 328、330上に送出して、VMU仮想ページから物 理ページへの変換を得るように指示する。ページ変換が 必要でない場合は、現物理ページ・アドレス〔31:1 4〕はバス122上のVMUユニット108の出力側の ラッチによって保持される。

【0083】バス370上に送出された仮想アドレスは インクリメント制御ライン374から送られてきた信号 を受けて、インクリメンタ394によってインクリメン トされる。インクリメンタ394は、次の命令セットを 選択するために、命令セットを表す値(4命令または1 6パイト) だけインクリメントする。CCUユニット1 06へ渡されるプリフェッチ・アドレスの下位4ビット はゼロになっている。したがって、最初のブランチ・タ ーゲット命令セット内の実際のターゲット・アドレス命 令は最初の命令ロケーションに置かれていない場合があ る。しかしアドレスの下位4ピットはPC制御ユニット 362へ送られるので、最初のプランチ命令のロケーシ ョンをIFU102が判別することができる。ターゲッ ト・アドレスの下位ビット〔3:2〕を2ビット・バッ ファ・アドレスとして返して、位置合わせされていない ターゲット命令セットから実行すべき正しい最初の命令 を選択するための検出と処理は、新しい命令ストリー ム、つまり、命令ストリームの中の最初の非順次命令セ ット・アドレスの最初のプリフェッチのときだけ行われ る。命令セットの最初の命令のアドレスと命令セットを プリフェッチする際に使用されるプリフェッチ・アドレ 50 スとの間の非位置合わせの関係は、現順次命令ストリー

ムが存続している間無視することができ、そのあとも無 視される。

【0084】図4に示した機能ブロックの残りの部分は 実行PC制御ユニット366を構成している。本発明の 好適実施例によれば、実行PC制御ユニット366は独 立に機能するプログラム・カウンタ・インクリメンタを 独自に備えている。この機能の中心となるのは実行セレ クタ (DPC SEL) 430である。実行セレクタ4 30からアドレス・バス352′上に出力されるアドレ スはアーキテクチャ100の現在の実行アドレス(DP C) である。この実行アドレスは加算ユニット434へ 送られる。ライン380上に送出されたインクリメント /サイズ制御信号は1から4までの命令インクリメント 値を指定しており、この値は加算ユニット434によっ てセレクタ430から得たアドレスに加えられる。加算 器432が出力ラッチ機能を実行するたびに、インクリ メントされた次の実行アドレスがアドレス・ライン43 6を経て直接に実行セレクタ430に返され、次の命令 インクリメント・サイクルで使用される。

【0085】初期実行アドレスとその後の全ての新しい 20 ストリーム・アドレスは、アドレスライン440を経由 して新ストリーム・レジスタ・ユニット438から得ら れる。新ストリーム・レジスタ・ユニット438はプリ フェッチ・セレクタ390からPFPCアドレス・バス 370を経由して送られてきた新しい現プリフェッチ・ アドレスを直接にアドレス・バス440に渡すことも、 後で使用するためにストアしておくこともできる。つま り、プリフェッチPC制御ユニット364が新しい仮想 アドレスからプリフェッチを開始することを判断した場 合は、新しいストリーム・アドレスは新ストリーム・レ 30 ジスタ・ユニット438によって一時的にストアされ る。PC制御ユニット362は、プリフェッチと実行イ ンクリメントの両サイクルに関与することによって、実 行アドレスが新命令ストリームを開始した制御フロー命 令に対応するプログラム実行箇所までに達するまで新ス トリーム・アドレスを新ストリーム・レジスタ438に 置いておく。新ストリーム・アドレスはそのあと新スト リーム・レジスタ・ユニット438から出力されて、実 行セレクタ430へ送られ、新命令ストリーム内の実行 アドレスを独立して生成することを開始する。

【0086】本発明の好適実施例によれば、新ストリー ム・レジスタ・ユニット438は2つの制御フロー命令 ターゲット・アドレスをバッファリングする機能を備え ている。新ストリーム・アドレスを即時に取り出すこと により、殆ど待ち時間がなく実行PC制御ユニット36 6 を現実行アドレス列の生成から新実行アドレス・スト リーム列の生成に切り換えることができる。

【0087】最後にIF\_PCセレクタ(IF\_PC\_ SEL) 442は最終的に現IFPCアドレスをアドレ ス・バス352上に送出してIEU104へ送るための 50 ゲット・アドレスはアドレス・バス382を通して、対

30

ものである。 I F \_ P C セレクタ442への入力は実行 セレクタ430または新ストリーム・レジスタ・ユニッ ト438から得た出力アドレスである。ほとんどの場 合、IF\_PCセレクタ442はPC制御ユニット36 2の指示を受けて、実行セレクタ430から出力された 実行アドレスを選択する。しかし、新命令ストリームの 実行開始のために使用される新仮想アドレスへ切り替え る際の待ち時間をさらに短縮するために、新ストリーム ・レジスタ・ユニット438からの選択したアドレスを バイパスして、バス440経由で直接にIF PCセレ クタ442へ送り、現IF\_PC実行アドレスとして得 ることができる。

【0088】実行PC制御ユニット366は、全ての相 対プランチ・ターゲット・アドレスを計算する機能を備 えている。現実行点アドレスと新ストリーム・レジスタ ・ユニット438から得たアドレスは、アドレス・バス 352′、440を経由して制御フロー・セレクタ(C F PC) 446に渡される。その結果、PC制御ユニ ット362は大幅な柔軟性を持ってターゲット・アドレ ス計算の基となる正確な初期アドレスを選択することが できる。

【0089】この初期アドレス、つまり、ペースアドレ スはアドレス・バス454を経由してターゲット・アド レスALU450へ送られる。ターゲットALU450 への入力となるもう1つの値は、制御フロー変位計算ユ ニット452からバス458経由で送られてくる。相対 プランチ命令は、アーキテクチャ100の好適実施例に よれば新相対ターゲット・アドレスを指定した即値モー ド定数の形態をした変位値を含んでいる。制御フロー変 位計算ユニット452はIデコード・ユニットのオペラ ンド出カバス318から初めて得たオペランド変位値を 受け取る。最後に、オフセット・レジスタ値はライン4 56を経由してターゲット・アドレスALU450へ送 られる。オフセット・レジスタ448はPC制御ユニッ ト362から制御ライン378′を経由してオフセット 値を受け取る。オフセット値の大きさはアドレス・ライ ン454上を送られるベース・アドレスから相対ターゲ ット・アドレスを計算するときの現プランチ命令のアド レスまでのアドレス・オフセットに基づいてPC制御ユ ニット362によって判断される。つまり、PC制御ユ ニット362は、IFIFO制御ロジック・ユニット2 72を制御することによって、現実行点アドレスの命令 (CP\_PCによって要求された)とIデコード・ユニ ット262によって現在処理中の、従ってPCロジック ・ユニット270によって処理中の命令を分離している 命令の個数を追跡して、その命令のターゲット・アドレ スを判断する。

【0090】相対ターゲット・アドレスがターゲット・ アドレスALU450によって計算されると、そのター

応するターゲット・レジスタ414に書き込まれる。 【0091】2) PC制御アルゴリズムの詳細

- 1. メイン命令ストリームの処理: MBUF PFnPC
- 1.1 次のメイン・フロープリフェッチ命令のアドレスはMBUF PFnPCにストアされる
- 1.2 制御フロー命令がないときは、32ビット・インクリメンタはMBUF PFnPCに入っているアドレス値を各プリフェッチ・サイクルごとに16バイト (x16) だけ調整する
- 1.3 無条件制御フロー命令がIデコードされると、命令セットに続いてフェッチされた全てのプリフェッチ・データはフラッシュされ、MBUF PFnPCにはターゲット・レジスタ・ユニット、PF\_PCセレクタおよびインクリメンタを通して、新しいメイン命令ストリーム・アドレスがロードされる。新しいアドレスは新ストリーム・レジスタにもストアされる
- 1. 3. 1 相対無条件制御フローのターゲット・アドレスはIFUが保持しているレジスタ・データからと制御フロー命令の後に置かれたオペランド・データからIFUによって計算される
- 1.3.2 絶対無条件制御フローのターゲット・アドレスはレジスタ基準値、ベース・レジスタ値、及びインデックス・レジスタ値からIEUによって最終的に計算される
- 1.3.2.1 命令プリフェッチ・サイクルは絶対アドレス制御フロー命令に対してターゲット・アドレスがIEUから返されるまで停止する。命令実行サイクルは続行される
- 1. 4 無条件制御フロー命令から得た次のメイン・フ 30 ロー・プリフェッチ命令のアドレスはバイパスされて、ターゲット・アドレス・レジスタ・ユニット、PF\_P Cセレクタおよびインクリメンタを経由して送られ、最終的にMBUF PFnPCにストアされ、プリフェッチは1. 2から続けられる
- 2. プロシージャ命令ストリームの処理: EBUF PFnPC
- 2. 1 プロシージャ命令はメインまたはブランチ・ターゲット命令ストリームの中でプリフェッチされる。ターゲット・ストリームの中でフェッチされた場合は条件 40 付き制御フェッチ命令が解決され、プロシージャ命令がMBUFへ転送されるまでプロシージャ・ストリームのプリフェッチを停止する。これにより、プロシージャ命令ストリームに現れた条件付き制御フローを処理する際にTBUFを使用できる
- 2.1.1 プロシージャ命令はプロシージャ命令ストリームの中においてはならない。つまり、プロシージャ命令はネストしてはならない。プロシージャ命令からリターンすると、実行は主命令ストリームに戻る。ネストを可能にするためには、ネストしたプロシージャ命令か 50

. 32

ら別の専用リターンが必要である。アーキテクチャはこの種の命令を容易にサポートできるが、プロシージャ命令をネストする機能があっても、アーキテクチャの性能が向上する見込みはない

- 2.1.2 メイン命令ストリームにおいては、第1及び第2条件付き制御フロー命令を含む命令セットを含んでいるプロシージャ命令ストリームは第1命令セットの中の条件付き制御フロー命令が解決し、第2条件付き制御フロー命令セットがMBUFへ転送されるまで第2条件付き制御フロー命令セットに対してプリフェッチを停止する
  - 2.2 プロシージャ命令は、命令の即値モード・オペランド・フィールドとして含まれている相対オフセットによって、プロシージャ・ルーチンの開始アドレスを示している
  - 2. 2. 1 プロシージャ命令から得られたオフセット値はIFUに維持されているプロシージャ・ベース・アドレス(PBR)レジスタに入っている値と結合される。このPBRレジスタは、特殊レジスタの移動命令が実行されると、特殊アドレスおよびデータバスを通して読み書き可能である
  - 2.3 プロシージャ命令が現れると、次のメイン命令ストリームIF\_PCアドレスはDPCリターン・アドレス・レジスタにストアされ、プロセッサ・ステータス・レジスタ(PSR)内のプロシージャ進行中ビット(procedure-in-progress bit)がセットされる
  - 2. 4 プロシージャ・ストリームの開始アドレスは、 PBRレジスタ(プロシージャ命令オペランド・オフセット値を加えて)からPF\_PCセレクタへ送られる 2. 5 プロシージャ・ストリームの開始アドレスは、 新ストリーム・レジスタ・ユニットとインクリメンタへ 同時に送られ、(x16)だけインクリメントする。インクリメントされたアドレスはそのあとEBUFPFn PCにストアされる
  - 2. 6 制御フロー命令がないと、32ビット・インクリメンタは各プロシージャ命令プリフェッチ・サイクルごとにEBUF PFnPCに入っているアドレス値を、(x16)だけ調整する
- 2.7 無条件制御フロー命令がIデコードされると、 ブランチ命令のあとにフェッチされた全てのプリフェッチ・データはフラッシュされ、EBUF PFnPCに は新しいプロシージャ命令ストリーム・アドレスがロードされる
  - 2. 7. 1 相対無条件制御フロー命令のターゲット・アドレスはIFUに保持されているレジスタデータからと制御フロー命令の即値モード・オペランド・フィールド内に入っているオペランド・データとからIFUによって計算される
- 2.7.2 絶対無条件プランチのターゲット・アドレ

スはレジスタ基準値、ベース・レジスタ値およびインデックス・レジスタ値から I E Uによって計算される 2. 7. 2. 1 命令プリフェッチ・サイクルは絶対アドレス・プランチに対してターゲット・アドレスが I E Uから返されるまで停止する。実行サイクルは続行される

- 2. 8 次のプロシージャ・プリフェッチ命令セットの アドレスはEBUFPFnPCにストアされプリフェッ チは1. 2から続けられる
- 2.9 プロシージャ命令からのリターンが I デコード 10 されると、プリフェッチが u P C レジスタにストアされ ているアドレスから続けられ、そのあと (x 1 6) だけ インクリメントされ、あとでプリフェッチするためにM BUF PFn P C レジスタに返される
- 3 ブランチ命令ストリームの処理: TBUF PFn PC
- 3. 1 MBUF命令ストリームの中の最初の命令セットに現れた条件つき制御フロー命令がIデコードされると、ターゲット・アドレスはそのターゲット・アドレスが現アドレスに対する相対アドレスならばIFUによっ 20 て絶対アドレスならばIEUによって判断される
- 3. 2 「ブランチを行うバイアス」の場合:
- 3. 2. 1 ブランチが絶対アドレスに行われる場合は ターゲット・アドレスがIEUから返されるまで命令プ リフェッチ・サイクルを停止する。実行サイクルは続行 される
- 3. 2. 2 PF\_PCセレクタとインクリメンタを経由して転送することによってブランチ・ターゲット・アドレスをTBUF PFnPCにロードする
- 3. 2. 3 ターゲット命令ストリームがプリフェッチ 30 されてTBUFに入れられたあとで実行するためにIFIFOに送られる。IFIFOとTBUFが一杯になると、プリフェッチを停止する
- 3. 2. 4 32ビット・インクリメンタは各プリフェッチ・サイクルごとにTBUF PFnPCに入っているアドレス値を(x16)だけ調整する
- 3. 2. 5 ターゲット命令ストリーム内の2番目の命令セットに現れた条件付き制御フロー命令がIデコードされるとプリフェッチ・オペレーションを、第1の
- (主) セット内の全ての条件付きブランチ命令が解決されるまで停止する(しかし、先に進んで、相対ターゲット・アドレスを計算しターゲット・レジスタにストアする)
- 3. 2. 6 最初の命令セット内の条件付きブランチを 「行う」と解釈された場合:
- 3. 2. 6. 1 ブランチのソースがプロシージャ進行 中ピットから判断されたEBUF命令セットであったと きはMBUFまたはEBUFに入っている最初の条件付 きフロー命令セットのあとに置かれた命令セットをフラ ッシュする

34

- 3. 2. 6. 2 プロシージャ進行中ビットの状態に基づいて、TBUF PFnPC値をMBUF PFnPCまたはEBUFへ転送する
- 3. 2. 6. 3 プロシージャ進行中ビットの状態に基づいて、プリフェッチしたTBUF命令をMBUFまたはEBUFへ転送する
- 3. 2. 6. 4 2番目の条件付きブランチ命令セット が I デコードされていなければ、プロシージャ進行中ビットの状態に基づいて、MBUFまたはEBUFプリフェッチ・オペレーションを続行する
- 3. 2. 6. 5 2番目の条件付きブランチ命令が I デコードされていれば、その命令の処理を開始する (ステップ3. 3. 1へ進む)
- 3.2.7 最初の条件付き命令セットの中の命令に対する条件付き制御を「行わない」と解釈された場合:
- 3. 2. 7. 1 ターゲット命令ストリームからの命令 セットと命令のIFIFOとIEUをフラッシュする 3. 2. 7. 2 MBUFまたはEBUFプリフェッチ
- 3. 2. 7. 2 MBUFまたはEBUFプリフェッチ・オペレーションを続行する
- 20 3.3 「ブランチが行われないバイアス」の場合:
  - 3. 3. 1 命令をプリフェッチしてMBUFに入れる ことを停止する。実行サイクルを続ける
  - 3.3.1.1 最初の条件付き命令セットの中の条件付き制御フロー命令が相対ならばターゲット・アドレスを計算し、ターゲット・レジスタにストアする
  - 3. 3. 1. 2 最初の条件付き命令セットの中の条件付き制御フロー命令が絶対ならば、IEUがターゲット・アドレスを計算して、そのアドレスをターゲット・レジスタに返すまで待つ
- 3.3.1.3 2番目の命令セットの中の条件付き制御フロー命令のIデコードが行われると、最初の条件付き命令セットの中の条件付き制御フロー命令が解決されるまでプリフェッチ・オペレーションを停止する
  - 3. 3. 2 最初の条件付きブランチのターゲット・アドレスが計算されると、TBUF PFnPCにロードし、メイン命令ストリームの実行と並行して命令をプリフェッチしてTBUFに入れることを開始する。ターゲット命令セットはロードされない(したがって、ブランチ・ターゲット命令は最初の命令セット中の各条件付き制御フロー命令が解決されたとき用意されている)
  - 3.3.3 最初のセットの中の条件つき制御フロー命令が「行われる」と解釈された場合:
  - 3. 3. 3. 1 ブランチのソースがEBUF命令ストリームであるとプロシージャ進行中ビットの状態から判断されると、MBUFまたはEBUFをフラッシュし、最初の条件付きブランチ命令セットのあとに置かれたメイン・ストリームからの命令のIFIFOとIEUをフラッシュする
  - 3.3.3.2 プロシージャ進行中ビットの状態から 判断した通りに、TBUF PFnPC値をMBUF

PFnPCまたはEBUFへ転送する

- 3.3.3.3 プロシージャ進行中ピットの状態から 判断した通りに、プリフェッチしたTBUF命令をMB UFまたはEBUFへ転送する
- 3.3.3.4 プロシージャ進行中ビットの状態から 判断した通りに、MBUFまたはEBUFプリフェッチ ・オペレーションを続行する
- 3.3.4 最初のセット内の条件付き制御フロー命令が「行われない」と解析された場合:
- 3. 3. 4. 1 ターゲット命令ストリームからの命令 10 セットのTBUFをフラッシュする
- 3.3.4.2 2番目の条件付きブランチ命令が I デコードされなかった場合は、プロシージャ進行中ビットの状態から判断した通りに、MBUFまたはEBUFプリフェッチ・オペレーションを続ける
- 3. 3. 4. 3 2番目の条件付きブランチ命令が I デコードされた場合は、その命令の処理を開始する (ステップ3. 4. 1 へ進む)
- 4 割り込み、例外およびトラップ命令
- 4. 1 トラップは広義には次のものからなる
- 4. 1. 1 ハードウェア割り込み
- 4.1.1.1 非同期(外部)発生事象、内部または 外部
- 4. 1. 1. 2 いつでも発生し、持続する
- 4. 1. 1. 3 アトミック (通常) 命令間で優先順に サービスを受け、プロシージャ命令を一時中止する
- 4. 1. 1. 4 割り込みハンドラの開始アドレスはトラップ・ハンドラ入り口点の事前定義テーブルまでのベクトル番号オフセットとして判断される
- 4.1.2 ソフトウェア・トラップ命令
- 4. 1. 2. 1 非同期(外部)発生命令
- 4. 1. 2. 2 例外として実行されるソフトウェア命令
- 4.1.2.3 トラップ・ハンドラの開始アドレスは、TBRまたはFTBレジスタにストアされたベース・アドレス値と結合されたトラップ番号オフセットから判断される
- 4.1.3 例外
- 4.1.3.1 命令と同期して発生する事象
- 4.1.3.2 命令の実行時に処理される
- 4.1.3.3 例外の結果により、期待された命令とすべての後続実行命令はキャンセルされる
- 4.1.3.4 例外ハンドラの開始アドレスは、トラップ・ハンドラ入り口点の事前定義テーブルまでのトラップ番号オフセットから判断される
- 4.2 トラップ命令ストリーム・オペレーションはそのとき実行中の命令ストリームとインラインで実行される
- 4.3 トラップ処理ルーチンが次の割り込み可能トラップの前にxPCアドレスをセーブすることを条件に、

36

トラップはネストが可能である。そうしないと、現トラップ・オペレーションの完了前にトラップが現れると、マシンの状態が壊れることになる

- 5 トラップ命令ストリームの処理:xPC
- 5.1 トラップが現れた時:
- 5.1.1 非同期割り込みが起こると、そのとき実行中の命令は一時中断される
- 5.1.2 同期例外が起こると、例外を起こした命令が実行されるとトラップが処理される
- 10 5.2 トラップが処理されたとき:
  - 5. 2. 1 割り込みは禁止される
  - 5. 2. 2 現在の I F\_PCアドレスは x PCトラップ状態リターン・アドレス・レジスタにストアされる
  - 5. 2. 3 IF\_PCアドレスとそのあとのアドレス にある IFIFOとMBUFプリフェッチ・バッファは フラッシュされる
  - 5. 2. 4 アドレス I F \_ P C と、そのあとのアドレスの実行された命令と、その命令の結果は I E U からフラッシュされる
- 20 5. 2. 5 MBUF PFnPCに、トラップ・ハン ドラ・ルーチンのアドレスがロードされる
  - 5.2.5.1 トラップのソースは特殊レジスタ群に入っているトラップ番号によって判断されたトラップ・タイプに応じてTBRまたはFTBレジスタをアドレス指定している
  - 5.2.6 命令がプリフェッチされ、通常通りに実行するためにIFIFOに入れられる
  - 5.2.7 トラップ・ルーチンの命令がそのあと実行 される
- 30 5.2.7.1 トラップ処理ルーチンはxPCアドレスを所定のロケーションにセーブする機能を備え、割り込みを再び可能にする。xPCレジスタは特殊レジスタ移動命令で、および特殊レジスタ・アドレスとデータ・バスを通して読み書きされる
  - 5. 2. 8 トラップ命令からのリターンを実行することによってトラップ状態から抜け出る必要がある
  - 5. 2. 8. 1 以前にセーブしていた時は x P C ア ドレスをその事前定義ロケーションから復元してからトラップ命令からのリターンを実行する必要がある
- 40 5.3 トラップ命令からのリターンが実行されたとき:
  - 5. 3. 1 割り込みが可能にされる
  - 5.3.2 プロシージャ進行中ピットの状態から判断したとおりに、xPCアドレスが現在の命令ストリーム・レジスタMBUFまたはEBUF PFnPCに戻され、プリフェッチがそのアドレスから続行される
  - 5. 3. 3 x P C アドレスが新ストリーム・レジスタ を通して I F P C レジスタに復元される。
  - 【0092】E)割り込みおよび例外の処理
- 50 1) 概要

割り込みと例外は、それらが可能にされている限り、プロセッサがメイン命令ストリームから実行されているか、プロシージャ命令ストリームから実行されているか、プロシージャ命令ストリームから実行されているかに関係なく処理される。割り込みと例外は優先順にサービスが受けられ、クリアされるまで持続している。トラップ・ハンドラの開始アドレスは下述するように、トラップ・ハンドラの事前定義テーブルまでのベクトル番号オフセットとして判断される。

【0093】割り込みと例外は、本実施例では基本的に 2つのタイプがある。すなわち、命令ストリームの中の 特定の命令と同期して引き起こされるものと、命令スト リームの中の特定の命令と非同期に引き起こされるもの である。割り込み、例外、トラップおよびフォールト (fault)の用語は、本明細書では相互に使い分け て用いられている。非同期割り込みは、命令ストリーム と同期して動作していない、オン・チップまたはオフ・ チップのハードウエアによって引き起こされる。例え ば、オン・チップ・タイマ/カウンタによって引き起こ される割り込みは、オフ・チップから引き起こされるハ ードウエア割り込みやマスク不能割り込み(non-m askable interrupt) (NMI) と同 じように、非同期である。非同期割り込みが引き起こさ れると、プロセッサ・コンテキストが凍結され(fro zen)、すべてのトラップが割り込み禁止され、ある 種のプロセッサ状況情報がストアされ、プロセッサは受 け取った特定の割り込みに対応する割り込みハンドラに ベクトルを向ける。割り込みハンドラがその処理を完了 すると、プログラム実行は割り込み発生時に実行中であ ったストリームの中の最後に完了した命令のあとに置か れた命令から続けられる。

【0094】同期例外とは、命令ストリームの中の命令 と同期して引き起こされる例外である。これらの例外は 特定の命令に関連して引き起こされ、問題の命令が実行 されるまで保留される。好適実施例では、同期例外はプ リフェッチ時、命令デコード時、または命令実行時に引 き起こされる。プリフェッチ例外には、例えばTLB不 一致、その他のVMU例外がある。デコード例外は、例 えばデコード中の命令が違法命令であるか、プロセッサ の現特権レベル (privilege level) に 一致していないと引き起こされる。実行例外は、例えば ゼロによる除算といった算術演算エラーが原因で引き起 こされる。これらの例外が起こると、好適実施例では例 外を引き起こした特定命令と例外とを対応づけ、その命 令が退避 (retire) されるときまでその状態が維 持される。その時点で、以前に完了した命令がすべて退 避され、例外を引き起こした命令からの試行的結果があ れば、試行的に実行された後続の命令の試行的結果と同 じようにフラッシュされる。そのあと、その命令で引き 起こされた最高優先度例外に対応する例外ハンドラに制 50 38

御が渡される。

【0095】ソフトウェア・トラップ命令はCF\_DET274(図2)によってIデコード・ステージで検出され、無条件コール命令その他の同期トラップと同じように処理される。つまり、ターゲット・アドレスが計算され、プリフェッチはそのときのプリフェッチ待ち行列(EBUFまたはMBUF)まで続けられる。これと同時に、その例外は命令と対応づけられて記録され、命令が退避されるとき処理される。他のタイプの同期例外はすべて、例外を引き起こした特定命令と対応づけられて記録され、累積されるだけで実行時に処理される。

【0096】2)非同期割り込み:非同期割り込みは、 割り込みライン292を通してPCロジック・ユニット 270に通知される。図3に示すように、これらのライ ンはPCロジック・ユニット270内の割り込みロジッ ク・ユニット363に通知するためのもので、NMIラ イン、IRQラインおよび1組の割り込みレベル・ライ ン(LVL)からなっている。NMIラインはマスク不 能割り込みを通知し、外部ソースを起点としている。こ れは、ハードウエア・リセットを除き最高優先度割り込 みである。IRQラインも外部ソースを起点としてお り、外部デバイスがハードウエア割り込みをいつ要求し たかを通知する。好適実施例では、外部から起こされる ハードウエア割り込みは最高32個までユーザが定義す ることができ、割り込みを要求した特定外部デバイスは 割り込みレベル・ライン(LVL)上に割り込み番号 (0-31) を送出する。メモリ・エラー・ラインはM CU110によってアクティベート(活性化)され、様 々な種類のメモリ・エラーを通知する。その他の非同期 割り込みライン(図示せず)も割り込みロジック・ユニ ット363に通知するために設けられている。これらに は、タイマ/カウンタ割り込み、メモリ入出力(I/ O) エラー割り込み、マシン・チェック割り込み、およ びパフォーマンス・モニタ割り込みを要求するためのラ インがある。

【0097】非同期割り込みの各々は下述する同期例外と同様に対応する事前定義トラップ番号が関連付けられている。これらのトラップ番号は32個が32個のハードウエア割り込みレベルと関連付けられている。これらのトラップ番号のテーブルは割り込みロジック・ユニット363に維持されている。一般にトラップ番号が大きくなると、トラップの優先度が高くなる。

【0098】非同期割り込みの一つが割り込みロジック・ユニット363に通知されると、割り込み制御ユニット363は割り込み要求をINT REQ/ACKライン340を経由してIEU104へ送出する。また、割り込み制御ユニット363はプリフェッチ一時中止信号をライン343を経由してPC制御ユニット362へ送信し、PC制御ユニット362に命令をプリフェッチすることを中止させる。IEU104はそのときの実行中

の命令を全てキャンセルし、すべての試行的結果を中止するか、一部またはすべての命令を完了させる。好適実施例では、そのとき実行中の命令をすべてキャンセルすることによって、非同期割り込みに対する応答を高速化している。いずれの場合も、実行PC制御ユニット366内のDPCは、IEU104が割り込みの受信を確認する前に、最後に完了し、退避された命令に対応するように更新される。プリフェッチされて、MBUF、EBUF、TBUFおよびIFIFO264に置かれている他の命令もすべてキャンセルされる。

【0099】IEU104は割り込みハンドラから割り込みを受け取る準備状態にあるときだけ、割り込み受信確認信号をINT REQ/ACKライン340を経由して、割り込み制御ユニット363へ送り返す。この信号を受け取ると、割り込み制御ユニット363は、以下で説明するように、該当するトラップ・ハンドラにディスパッチする。

【0100】3) 同期例外

同期例外の場合は、割り込み制御ユニット363は各命令セットごとに4個が1組の内部例外ビット(図示せず)をもっており、各ビットはセット内の各命令に対応づけられている。割り込み制御ユニット363は各命令で見つかったとき、通知するトラップ番号も維持している。

【0101】特定の命令セットがプリフェッチされてい る途中で、VMUがTLB不一致または別のVMU例外 を通知するとこの情報はPCロジック・ユニット270 へ、特に割り込み制御ユニット363へVMU制御ライ ン332、334を経由して送られる。割り込み制御ユ ニット363は、この信号を受信すると、以後のプリフ ェッチを一時中止するようにライン343を経由して、 PC制御ユニット362に通知する。これと同時に、割 り込み制御ユニット363は、命令セットが送られる先 のプリフェッチ・バッファに関連するVM\_Missま たはVM\_Excpビットのどちらか該当する方をセッ トする。そのあと、割り込み制御ユニット363は命令 セットの中の命令のどれも有効でないので、その命令セ ットに対応する4個の内部例外標識ピットを全部セット し、問題を起こした命令セットの中の4命令の各々に対 応して受信した特定例外のトラップ番号をストアする。 問題のある命令より前の命令のシフトと実行は、問題の 命令セットがIFIFO264内で最低レベルに達する まで通常通りに続行される。

【0102】同様に、プリフェッチ・バッファ260、 Iデコート・ユニット262またはIFIFO264を 通して命令をシフトしている途中で他の同期例外が検出 されると、この情報も割り込み制御ユニット363へ送 られ、ユニット363は例外を引き起こした命令に対応 する内部例外標識ピットをセットし、その例外に対応す るトラップ番号をストアする。プリフェッチ同期例外の 40

場合と同じように、問題を起こした命令より前の命令のシフトと実行は、問題の命令セットがIFIFO264 内で最低レベルに達するまで通常通りに続行される。

【0103】好適実施例では、プリフェッチ・バッファ 260、Iデコード・ユニット262またはIFIFO 264を通して命令をシフトしている途中で検出される 例外は、ソフトウェア・トラップ命令の1タイプだけで ある。ソフトウェア・トラップ命令は、CF\_DETユ ニット274によってIデコード・ステージで検出され る。一部の実施例では他の形態の同期例外がIデコード ・ステージで検出されるが、他の同期例外の検出は、命 令が実行ユニット104に到着するまで待つようにする のが好ましい。このようにすれば、特権命令を処理する と起こるようなある種の例外が、命令が実効的に順序内 で実行される前に変化する恐れのあるプロセッサ状態に 基づいて通知されるのが防止される。違法命令のよう に、プロセッサ状態に左右されない例外はIデコード・ ステージで検出可能であるが、すべての実行前同期例外 (VMU例外は別として)を同じロジックで検出するよ うにすれば、最低限のハードウエアですむことになる。 また、そのような例外の処理は時間を重視することがめ ったにないので、命令が実行ユニット104に届くまで の待ちによる時間浪費もない。

【0104】上述したように、ソフトウェア・トラップ 命令は、CF\_DETユニット274によってIデコー ド・ステージで検出される。割り込みロジック・ユニッ ト363内のその命令に対応する内部例外標識ビットは セットされ、0から127までの番号で、ソフトウェア ・トラップ命令の即値モード・フィールドに指定できる ソフトウェア・トラップ番号はトラップ命令に対応付け られてストアされる。しかし、プリフェッチ同期例外と 異なり、ソフトウェア・トラップは制御フロー命令だけ でなく、同期例外としても扱われるので、割り込み制御 ユニット363は、ソフトウェア・トラップ命令が検出 されたときプリフェッチを一時中止するようにPC制御 ユニット362に通知しない。その代わりに、命令が I FIFO264を通してシフトされるのと同時にIFU 102はトラップ・ハンドラをプリフェッチしてMBU F命令ストリーム・バッファに入れる。

【0105】命令セットがIFIFO264の最低レベルまで達すると、割り込みロジック・ユニット363はその命令セットの例外標識ピットを4ピット・ベクトルとしてSYNCH\_INT\_INFOライン341経由でIEU104へ送り、命令セットの中で同期例外の発生源とすでに判断されていた命令があれば、どの命令であるかを通知する。IEU104は即時に応答しないで、命令セットの中の全ての命令が通常の方法でスケジュールされるようにする。整数算術演算例外と言った別の例外は、実行時に引き起こされる場合がある。特権命令が実行されたために起こる例外のように、マシンの現

在状態に左右される例外もこの時点で検出され、マシンの状態が命令ストリーム内の以前の全ての命令に対して最新となるようにするために、PSRに影響を与える可能性のあるすべての命令(特殊な移動やトラップ命令からのリターンなど)は強制的に順序内で実行される。なんらかの同期命令の発生源となった命令が退避される直前にあるときだけ、例外が起こったことが割り込みロジック・ユニット363に通知される。

【0106】IEU104は試行的に実行され、同期例外を引き起こした最初の命令に先行する命令に現れた全ての命令を退避し、試行的に実行され、命令ストリームにそのあとに現れた命令からの試行的結果をフラッシュする。例外を引き起こした特定の命令は、トラップから戻ると再実行されるのが普通であるので、この命令もフラッシュされる。そのあと、実行PC制御ユニット366内のIF\_PCは実際に退避された最後の命令に対応するように更新され、例外が割り込み制御ユニット363に通知される。

【0107】例外の発生源である命令が退避されると、 IEU104は退避される命令セット(レジスタ22 4) の中に同期例外を起こした命令があれば、どの命令 であるかを示した新しい4ピット・ベクトルを命令セッ ト内の最初の例外の発生源を示した情報と一緒に、SY NCH\_INT\_INFOライン341を経由して割り 込みロジック・ユニット363に返却する。IEU10 4から返却される4ビット例外ベクトルに入っている情 報は、割り込みロジック・ユニット363からIEU1 04に渡された4ビット例外ベクトルとIEU104で 引き起こされた例外を累積したものである。プリフェッ チまたはⅠデコード時に検出された例外が原因で割り込 み制御ユニット363にすでにストアされている情報が あれば、その情報と一緒にIEU104から割り込み制 御ユニット363に返却される情報の残余部分は、割り 込み制御ユニット363が最高優先度同期例外の内容と そのトラップ番号を判断するのに十分である。

4) ハンドラ・ディスパッチとリターン:割り込み受信 確認信号がライン340経由でIEUから受信される か、あるいはゼロ以外の例外ベクトルがライン341経 由で受信された後、現DPCがリターン・アドレスとし て特殊レジスタ412(図4)の一つであるxPCレジ 40スタに一時的にストアされる。現プロセッサ状態レジスタ(PSR)は先のPSR(PPSR)レジスタにもストアされ、そして現状態比較レジスタ(CSR)が特殊レジスタ412の中の旧状態比較レジスタ(PCSR)にセーブされる。

【0108】トラップ・ハンドラのアドレスはトラップ・ベース・レジスタ・アドレスにオフセットを加えたものとして計算される。PCロジック・ユニット270はトラップ用に2つのベースレジスタを持ち、これらは共に特殊レジスタ412(図4)の一部であり、以前に実 50

42

行された特殊移動命令によって初期化される。大部分のトラップでは、ハンドラのアドレスを計算するために使用されるベース・レジスタはトラップ・ベース・レジスタTBRである。

【0109】割り込み制御ユニット363は、現在保留 中の最高優先度割り込みまたは例外を判断し、索引(1 ook-up) テーブルを通して、それに関連付けられ たトラップ番号を判断する。これは、選択したベース・ レジスタまでのオフセットとして、1組のINT\_OF FSETライン373を経由してプリフェッチPC制御 ユニット364へ渡される。ベクトル・アドレスは、オ フセット・ビットを下位ビットとしてTBRレジスタか ら得た上位ビットに連結するだけで求められるという利 点がある。このため、加算器の遅延が防止される。(本 明細書では2´ビットとはi´番目のビットのことであ る。) 例えばトラップの番号が0から255までで、こ れを8ビット値で表すと、ハンドラ・アドレスは8ビッ ト・トラップ番号を22ビットとTBRストア値の最後 に連結すると求められる。トラップ番号に2桁の下位ビ ットを付加すると、トラップ・ハンドラ・アドレスは常 にワード境界上に置かれることになる。このようにして 作られた連結ハンドラ・アドレスは入力373の一つと してプリフェッチ・セレクタPF\_PC Sel390 (図4) へ送られ、次のアドレスとして選択され、そこ から命令がプリフェッチされる。TBRレジスタを使用 したトラップのベクトル・ハンドラ・アドレスは全て1 ワードだけ離れている。したがって、トラップ・ハンド ラ・アドレスにある命令は、長くなったトラップ処理ル ーチンへの予備的ブランチ命令でなければならない。し かし、トラップにはシステム・パフォーマンスの低下を 防止するために、その扱いに注意が必要なものがいくつ かある。例えばTLBトラップは高速に実行させる必要 がある。そのような理由から、好適実施例では、予備的 ブランチの費用を払わないで、小型のトラップ・ハンド ラを呼び出せるようにした高速トラップ・メカニズムが 組み込まれている。さらに、高速トラップ・ハンドラは メモリにも、例えば、オン・チップROMにも独立に配 置させることができるので、RAMの位置(ロケーショ ン) に関連するメモリ・システム問題がなくなる。

【0110】好適実施例では、高速トラップとなるトラップは上述したVMU例外だけである。高速トラップの番号は他のトラップと区別され、0~7の範囲になっている。しかし、優先度はMMU例外と同じである。割り込み制御ユニット363は、高速トラップがそのとき保留中の最高優先度であると認めると、特殊レジスタ(FTB)から高速トラップ・ベース・レジスタ(FTB)を選択し、トラップ・オフセットと結合するためにライン416上に送出する。ライン373′経由でプリフェッチ・セレクタPF\_PC\_Sel390へ送られた結果のベクトル・アドレスはFTBレジスタからの上位2

2ビットを連結したもので、そのあとに高速トラップ番号を表した3ビットが続き、そのあとに7個のゼロ・ビットが続いている。したがって、各高速トラップ・アドレスは128パイト、つまり32ワードだけ離れている。呼び出されると、プロセッサは開始ワードへブランチし、ブロックまたはそこからでたブランチ内でプログラムを実行させる。

【0111】32個またはそれ以下の命令で実現できる標準的なTLB処理ルーチンのような小さなプログラムの実行は、実際の実行処理ルーチンへの予備的ブランチ 10が回避されるので、通常のトラップよりも高速化される。

【0112】好適実施例では、すべての命令は同じ4バイト長になっているが(つまり、4つのアドレス・ロケーションを占有する)、注目すべきことは命令が可変長になったマイクロプロセッサでも高速トラップ・メカニズムが利用できることである。この場合、高速トラップ・ベクトル・アドレス間には、マイクロプロセッサで使用できる最短長の命令を少なくとも2つ、好ましくは32個の平均サイズ命令を受け入れるだけの十分なスペースが設けられることは勿論である。勿論、マイクロプロセッサがトラップからのリターン命令を備えている場合には、ベクトル・アドレス間にはハンドラ内の少なくとも1つの他の命令をその命令におけるだけの十分なスペースを設けておく必要がある。

【0113】また、トラップ・ハンドラへディスパッチすると、プロセッサはカーネル・モードと割り込み状態に入る。これと並行して状態比較レジスタ(CSR)のコピーが以前のキャリー状態レジスタ(PCSR)に置かれ、PSRのコピーが以前のPSR(PPSR)にストアされる。カーネルと割り込み状態モードはプロセッサ状況レジスタ(PSR)内のビットで表される。現PSRの割り込み状態ビットがセットされるとシャドウ・レジスタまたはトラップ・レジスタRT〔24〕~RT〔31〕が上述および図7(b)に示すように見えるようになる。割り込みハンドラは新しいモードをPSRに書込むだけでカーネル・モードから出ることができるが、割り込み状態から出るためには、トラップからのリターン(RTT)命令を実行する方法だけが唯一の方法である。

【0114】IEU104がRTT命令を実行すると、 PCSRは、CSRレジスタに復元され、PPSRレジスタはPSRレジスタに復元されるので、PSR内の割り込み状態ビットは自動的にクリアされる。PF\_PC

SELセレクタ390は特殊レジスタ・セット412の中の特殊レジスタx PCを次にそこからプリフェッチするアドレスとして選択する。x PCはインクリメンタ394とバス396を通してMBUF PFn PCまたはEBUF PFn PCのどららか該当する方に復元される。x PCをEBUF PFn PCに復元すべきか、

44

またはMBUFPFnPCに復元すべきかの判断は、復元された後のPSRの「プロシージャ進行中」ビットにしたがって行われる。

【0115】注目すべきことは、プロセッサはトラップとプロシージャ命令の両方のリターン・アドレスをとである。トラップのリターン・アドレスは上述したように特殊レジスタ×PCにストアされるが、プロシージャ命令のあとリターンする先のアドレスは別の特殊レジスタ×PCにストアされるが、プロシージャ命令で呼び出されたエミローション・ストリームを実行している間でも、使用可能のままになっている。他方、例外処理ルーチンは、コーション・ストリームが完了した後、例外ハンドラへ戻るためのアドレスをストアする特殊レジスタがないので、いずれのプロシージャ命令をも含んでいてはならない。

5) ネスト:ある種のプロセッサ状況情報は、トラップ・ハンドラ、特にCSR、PSR、リターンPCおよびある意味では "A"レジスタ・セットra [24]~ra [31] ヘディスパッチするとき自動的にパックアップが取られるが、他のコンテキスト情報は保護されていない。例えば浮動小数点状況レジスタ (FSR)の内容は自動的にバックアップがとられない。トラップ・ハンドラがこれらのレジスタを変更するためには、独自のバックアップを実行しなければならない。

【0116】トラップ・ハンドラヘディスパッチするとき自動的に行われるバックアップが制限されているために、トラップのネストは自動的に行われない。トラップ・ハンドラは必要とするレジスタのバックアップをとり、割り込み条件をクリアし、トラップ処理のために必要な情報をシステム・レジスタから読取り、その情報を適当に処理する必要がある。割り込みは、トラップ・ハンドラヘディスパッチすると自動的に禁止される。処理を終えると、ハンドラはバックアップをとったレジスタを復元し、再び割り込みを可能にし、RTT命令を実行して割り込みから戻ることができる。

【0117】ネストされたトラップを可能にするには、トラップ・ハンドラを第1部分と第2部分に分割する必要がある。第1部分では、割り込みが禁止されている間に、特殊レジスタ移動命令を使用してxPCをコピーし、トラップ・ハンドラが維持しているスタック上にプッシュしておく必要がある。次に、特殊レジスタ移動命令を使用して、トラップ・ハンドラの第2部分の先頭のアドレスをxPCに移し、トラップからのリターン命令(RTT)を実行する必要がある。RTTは割り込み状態を取り除き(PPSRをPSRに復元することには、ハンドラの第2部分のアドレスに移す。xPCには、ハンドラの第2部分のアドレスが入っている。第2部分はこの時点で割り込みを可能にして、割り込み可能モー

ドで例外の処理を続けることができる。注目すべきことは、シャドウ・レジスタRT〔24〕~RT〔31〕はこのハンドラの第1部分でのみ見ることができ、第2部分では見えないことである。したがって、第2部分ではハンドラは"A"レジスタ値がハンドラによって変更される可能性がある場合には、その値を予約しておく必要がある。トラップ処理ルーチンは終わったときは、バックアップにとったレジスタを全て復元し、元のxPCをトラップ・ハンドラ・スタップからポップし、それを特\*

46

- \*殊レジスタ移動命令を使用して x P C 特殊レジスタに戻して、別のR T T を実行する必要がある。これにより、制御はメインまたはエミュレーション命令ストリームの中の該当命令に返される。
  - 6) トラップ一覧表:次の表Iは、好適実施例で認識されるトラップのトラップ番号、優先度および処理モードを示すものである。

[0118]

表Ⅰ

<u>トラップ番号</u>	処理モード	<u>同期</u>	<u>トラップ名</u>	
0 - 1 2 7	通常	同期	トラップ命令	
1 2 8	通常	同期	FP例外	
1 2 9	通常	同期	整数算術演算例外	
1 3 0	通常	同期	MMU(TLB不一致または	
			修正を除く)	
1 3 5	通常	同期	不整列メモリアドレス	
1 3 6	通常	同期	違法命令	
1 3 7	通常	同期	特権命令	
1 3 8	通常	同期	デバッグ例外	
1 4 4	通常	非同期	性能モニタ	
1 4 5	通常	非同期	タイマ/カウンタ	
1 4 6	通常	非同期	メモリI/Oエラー	
160-191	通常	非同期	ハードウェア割込み	
192-253	予約			
2 5 4	通常	非同期	マシン・チェック	
2 5 5	通常	非同期	NMI	
0	高速トラップ	同期	高速MMU TLB不一致	
1	高速トラップ	同期	高速MMU TLB修正	
2 - 3	髙速トラップ	同期	高速 (予約)	
4 - 7	髙速トラップ	同期	高速 (予約)	

#### Ⅰ Ⅰ Ⅰ Ⅰ . 命令実行ユニット

図5はIEU104の制御経路部分とデータ経路部分を示したものである。主要データ経路は、IFU102からの命令/オペランド・データ・バスを始端としている。データ・バスとして、即値オペランドはオペランド位置合わせユニット470へ送られ、レジスタ・ファイル(REG ARRAY)472に渡される。レジスタ・データはレジスタ・ファイル472からバイパス・ユニット474を通って、レジスタ・ファイル出力バス476を経由し、分配バス480を経由して機能計算エレメント(FU $_{0-n}$ )の並列配列へ送られる。機能ユニット478 $_{0-n}$ によって生成されたデータは出力バス482を経由して、バイパス・ユニット474またはレジスタ配列472または両方へ送り返される。

【0119】ロード/ストア・ユニット484によって IEU104のデータ経路部分が完成される。ロード/ ストア・ユニット484はIEU104とCCU106 50

間のデータ転送の管理を担当する。具体的には、CCU 106のデータ用キャッシュ134から取り出したロード・データはロード/ストア・ユニット484によってロード・データ・バス486を経由してレジスタ配列472へ転送される。CCU106のデータ用キャッシュにストアされるデータは機能ユニットの分配バス480から受信される。

【0120】IEU104の制御経路部分はIEUデータ経路を通る情報の送出、管理、およびその処理を行うことを担当する。本発明の好適実施例では、IEU制御経路は複数の命令の並行実行を管理する機能を備え、IEUデータ経路はIEU104のほぼすべてのデータ経路エレメント間の複数のデータ転送を独立して行う機能を備えている。IEU制御経路は命令/オペランド・バス124を経由して命令を受信すると、それに応じて動作する。具体的には命令セットはEデコード・ユニット490によって受信される。本発明の好適実施例では、

Eデコード・ユニット490はIFIFOマスタ・レジ スタ216、224に保持されている両方の命令セット を受信して、デコードする。8命令すべてのデコードの 結果は、キャリー・チェッカ (CRY CHKR) ユニ ット492、依存性チェッカ(DEP CHKR) ユニ ット494、レジスタ改名ユニット(REG RENA ME) 496、命令発行(ISSUER) ユニット49 8、および退避制御ユニット(RETIRE CLT) 500へ送られる。

【0121】キャリー・チェッカ・ユニット492はE デコード・ユニット490から制御ライン502を経由 して、係属中の保留されている8命令に関するデコード 化情報を受信する。キャリー・チェッカ492の機能 は、保留されている命令のうち、プロセッサ状況ワード のキャリー・ピットに影響を与える、あるいはキャリー ・ピットの状態に左右される命令を識別することであ る。この制御情報は、制御ライン504を経由して命令 発行ユニット498へ送られる。

【0122】保留状態の8命令によって使用されている レジスタ・ファイル472のレジスタを示しているデコ ード化情報は、制御ライン506を経由して直接にレジ スタ改名ユニット496へ送られる。この情報は、依存 関係チェッカ・ユニット494へも送られる。依存関係 チェッカ・ユニット494の機能は、保留状態の命令の どれがレジスタをデータの宛先として参照しているか、 もしあればどの命令がこれらの宛先レジスタのいずれか に依存しているかを判断することである。レジスタに依 存する命令は、制御ライン508を経由してレジスタ改 名ユニット496へ送られる制御信号によって識別され

【0123】最後にEデコード・ユニット490は保留 状態の8命令の各々の特定の内容と機能を識別した制御 情報を制御ライン510を経由して命令発行ユニット4 98へ送る。命令発行ユニット498はデータ経路資 源、特に、保留状態の命令の実行のためにどの機能ユニ ットが使用できるかを判断することを担当する。アーキ テクチャ100の好適実施例によれば、命令発行ユニッ ト498はデータ経路資源が使用可能であること、キャ リーとレジスタ依存関係の制約を条件として8個の保留 状態命令のいずれかを順序外で実行できるようにする。 レジスタ改名ユニット496は、実行できるよう適当に 制約が解除された命令のピット・マップを制御ライン5 12を経由して、命令発行ユニット498へ送る。すで に実行された(完了した)命令およびレジスタまたはキ ャリーに依存する命令は論理的にビット・マップから除 かれる。

【0124】必要とする機能ユニット478<sub>0-n</sub>が使用 可能であるかどうかに応じて、命令発行ユニット498 は各システム・クロック・サイクルに複数の命令の実行 を開始することができる。機能ユニット4780-n の状 50 する。最後に、IFIFOマスタ・レジスタ224のす

況は状況バス514を経由して、命令発行ユニット49 8 へ送られる。命令の実行を開始し、開始後の実行管理 を行うための制御信号は命令発行ユニット498から制 御ライン516を経由してレジスタ改名ユニット496 に送られ、また選択的に機能ユニット478<sub>0-n</sub> へ送ら れる。制御信号を受けると、レジスタ改名ユニット49 6 はレジスタ選択信号をレジスタ・ファイル・アクセス 制御バス518上に送出する。バス518上に送出され た制御信号でどのレジスタが割り込み可能にされたか は、実行中の命令を選択することによって、およびレジ スタ改名ユニット496がその特定命令によって参照さ れたレジスタを判断することによって判断される。

【0125】バイパス制御ユニット(BYPASS C TL) 520は、一般的には制御ライン524上の制御 信号を通してバイパス・データ・ルーチング・ユニット 474の動作を制御する。パイパス制御ユニット520 は機能ユニット4780-n の各々の状況をモニタし、制 御ライン522を経由して、レジスタ改名ユニット49 6から送られてきたレジスタ参照に関連して、データを レジスタ・ファイル472から機能ユニット478<sub>0-n</sub> へ送るべきかどうか、あるいは機能ユニット478<sub>0-n</sub> から出力されるデータをバイパス・ユニット474経由 で機能ユニット宛先バス480へ即時に送って、命令発 行ユニット498によって選択された新発行の命令の実 行のために使用できるかどうかを判断する。どちらの場 合も、命令発行ユニット498は機能ユニット478 0-n の各々への特定レジスタ・データを選択的に使用可 能にすることによって、宛先バス480から機能ユニッ ト4780-n ヘデータを送ることを直接に制御する。

【0126】IEU制御経路の残りのユニットには、退 避制御ユニット500、制御フロー制御(CF CT L) ユニット528、および完了制御 (DONE CT L) ユニット536がある。退避制御ユニット500は 順序外で実行された命令の実行を無効または確認するよ うに動作する。ある命令が順序外で実行されると、先行 命令も全て退避されたならば、その命令は、確認または 退避されることができる。現セット中の保留状態の8命 令のどれが実行されたかの識別情報が制御ライン532 上に送出されると、その識別情報に基づいて、退避制御 ユニット500はパス518に接続された制御ライン5 34上に制御信号を送出して、レジスタ配列472にス トアされた結果データを順序外で実行された命令の先行 実行の結果として実効的に確認する。

【0127】退避制御ユニット500は、各命令を退避 するとき、PCインクリメント/サイズ制御信号を制御 ライン344を経由してIFU102へ送る。複数の命 令を順序外で実行でき、したがって、同時に退避する準 備状態におくことができるので、退避制御ユニット50 0 は同時に退避された命令数に基づいてサイズ値を判断 べての命令が実行され、退避された場合は、退避制御ユニット500はIFIFO読取り制御信号を制御ライン342を経由してIFU102へ送ってIFIFOユニット264のシフト・オペレーションを開始することにより、Eデコード・ユニット490に追加の4命令を実行保留命令として与える。

【0128】制御フロー制御ユニット528は各条件付 きブランチ命令の論理的ブランチ結果を検出するという 特定化された機能を備えている。制御フロー制御ユニッ ト528は現在保留中の条件付きプランチ命令の8ビッ ト・ベクトルIDをEデコード・ユニット490から制 御ライン510を経由して受信する。8ビット・ベクト ル命令完了制御信号は、同じように完了制御ユニット5 40から制御ライン532を経由して受信される。この 完了制御信号によって、制御フロー制御ユニット528 は、条件付きブランチ命令が、条件付き制御フロー状況 を判断するのに十分な箇所まで完了すると、それを判別 することができる。保留中の条件付きブランチ命令の制 御フロー状況結果は、その実行時に制御フロー制御ユニ ット528によってストアされる。条件付き制御フロー 命令の結果を判断するために必要なデータは、レジスタ 配列472内の一時状況レジスタから制御ライン530 を経由して得られる。各条件付き制御フロー命令が実行 されると、制御フロー制御ユニットは新しい制御フロー 結果信号を制御ライン348を経由してIFU102に 送る。好適実施例では、この制御フロー結果信号は2個 の8ビット・ベクトルを含んでおり、このベクトルは、 保留されている可能性のある8個の制御フロー命令のそ れぞれのビット位置別の状況結果が分かっているかどう か、また、ビット位置の対応づけによって得られる対応 する状況結果状態を定義している。

【0129】最後に、完了制御ユニット540は機能ユニット $478_{0-n}$ の各々のオペレーションに関する実行状況をモニタするためのものである。機能ユニット $478_{0-n}$ のいずれかが命令実行オペレーションの完了を通知すると、完了制御ユニット540は対応する完了制御信号を制御ライン542上に送出して、レジスタ改名ユニット496、命令発行ユニット498、退避制御ユニット500およびバイパス制御ユニット520にアラート (警告)する。

[0130]機能ユニット 4780-n を並列配列構成にすることにより、IEU104の制御の一貫性を向上している。命令を正しく認識して、実行のためのスケジュールするためには、個々の機能ユニット 4780-n の特性を命令発行ユニット 498に知らせる必要がある。機能ユニット 4780-n は必要とする機能を実行するために必要な特定制御フロー・オペレーションを判別し、実行することを担当する。従って、命令発行ユニット 498以外はIEU制御ユニットには、命令の制御フロー処理を独立して知らせる必要はない。命令発行ユニット 4

50

98と機能ユニット4780-n は共同して、残りの制御 フロー管理ユニット496、500、520、528、 540に実行させる機能を必要な制御信号のプロンプト で知らせる。従って、機能ユニット4780-n の特定の 制御フロー・オペレーションの変更はIEU104の制 御オペレーションに影響しない。さらに、既存の機能ユ ニット478<sub>0-n</sub> の機能を強化する場合や、拡張精度浮 動小数点乗算ユニットや拡張精度浮動小数点ALU、高 速フーリエ計算機能ユニット、三角関数計算ユニットな どの別の機能ユニット4780-nを1つまたは2つ以上 を追加する場合でも、命令発行ユニット498を若干変 更するだけですむ。必要なる変更を行うには、Eデコー ド・ユニット490によって隔離された対応する命令フ ィールドに基づいて、特定の命令を認識し、その命令を 必要とする機能ユニット4780-n とを関係づける必要 がある。レジスタ・データの選択の制御、データのルー チング、命令完了と退避は、機能ユニット478η-nの 他の機能ユニットすべてに対して実行される他のすべて の命令の処理と矛盾がないようになっている。

【0131】A)IEUデータ経路の詳細

IEUデータ経路の中心となるエレメントはレジスタ・ファイル472である。しかし、本発明によればIEUデータ経路内には、個々の機能用に最適化された並列データ経路がいくつか用意されている。主要データ経路は整数と浮動少数点の2つである。各並列データ経路内では、レジスタ・ファイル472の一部がそのデータ経路内で行われるデータ操作をサポートするようになっている。

【0132】1) レジスタ・ファイルの詳細

図6 (a) は、データ経路レジスタ・ファイル550の 好適アーキテクチャの概要図である。データ経路レジス タ・ファイル550は一時バッファ552、レジスタ・ ファイル配列554、入力セレクタ559、および出力 セレクタ556を含んでいる。最終的にレジスタ配列5 54へ送られるデータは結合データ入力バス558′を 経由して一時バッファ552によって最初に受信される のが代表例である。つまり、データ経路レジスタ・ファ イル550へ送られるデータはすべて入力セレクタ55 9によって多重化されて、複数の入力バス558 (好ま しくは2つの)から入力バス558′上に送出される。 制御バス518上に送出されたレジスタ選択およびイネ ーブル制御信号は一時バッファ552内の受信データの レジスタ・ロケーションを選択する。一時バッファにス トアされるデータを生成した命令が退避されると、再び 制御バス518上に送出された制御信号は一時パッファ 552からレジスタ・ファイル配列554内の論理的に 対応づけられたレジスタヘデータ・バス560を経路し てデータを転送することを許可する。しかし、命令が退 避される前は、一時バッファ552にストアされたデー タは一時バッファにストアされたデータをデータ・バス

560のバイパス部分を経由して出力データ・セレクタ 556へ送ることにより、後続の命令の実行時に使用することが可能である。制御パス518経由で送られる制御信号によって制御されるセレクタ556は、一時バッファ552のレジスタからのデータとレジスタ・ファイル配列554のレジスタからのデータのどちらかを選択する。結果のデータはレジスタ・ファイル出力パス564上に送出される。また、実行中の命令が完了と同時に退避される場合は、つまり、その命令が順序内で実行された場合は、結果データをバイパス延長部分558″を経由して直接にレジスタ配列554へ送るように指示することができる。

【0133】本発明の好適実施例によれば、各データ経 路レジスタ・ファイル550は2つのレジスタ操作を同 時に行なえるようになっている。したがって、入力バス 558を通して2つの全レジスタ幅データ値を一時バッ ファ552に書き込むことができる。内部的には、一時 バッファ552はマルチプレクサ配列になっているの で、入力データを一時バッファ552内の任意の2レジ スタへ同時に送ることができる。同様に、内部マルチプ 20 レクサにより一時バッファ552の任意の5レジスタを 選択して、データをバス560上に出力することができ る。レジスタ・ファイル配列554は同じように入出力 マルチプレクサを備えているので、2つのレジスタを選 択して、それぞれのデータを同時にバス560から受信 することも、5つのレジスタを選択してバス562経由 で送ることもできる。最後に、レジスタ・ファイル出力 セレクタ556は、バス560、562から受信した1 0レジスタ・データ値のうち、任意の5つがレジスタ・ ファイル出力バス564上に同時に出力されるように実 30 現するのが好ましい。

【0135】本発明の好適実施例によれば、レジスタ・ファイル配列554内の各レジスタを重複して設ける代わりに、一時バッファ・レジスタ・セット552内のレジスタは2個のIFIFOマスタ・レジスタ216、224内のそれぞれの命令の相対ロケーションに基づいて、レジスタ改名ユニット496によって参照される。本アーキテクチャ100で実現される各命令は、最高2つまでのレジスタまたは1つのダブル・ワード・レジスタを出力として参照して、命令の実行によって生成されたデータの宛先とすることができる。代表例として、命

52

令は1つの出力レジスタだけを参照する。したがって、 その位置を図6(c)に示しているように、8個の保留 中命令のうち1つの出力レジスタを参照する命令2 (1 2) の場合は、データ宛先レジスタ I 2 R Dが選択され て、命令の実行によって生成されたデータを受け入れ る。命令 I 2 によって生成されたデータが後続の命令、 例えば 15 によって使用される場合は、 12 R D レジス タにストアされたデータはバス560を経由して転送さ れ、結果のデータは一時バッファ552に送り返され て、I5RDで示したレジスタにストアされる。特に、 命令 15 は命令 12 によって決まるので、命令 15 は、 I2 からの結果データが得られるまでは実行することが できない。しかし、理解されるように、命令 15 は必要 とする入力データを一時パッファ552′の命令12の データ・ロケーションから得れば、命令 12の退避前に 実行することが可能である。

【0136】最後に、命令  $I_2$  が退避されると、レジスタ  $I_2$  R D からのデータは、退避箇所の命令の論理位置から判断されて、レジスタ・ファイル配列  $I_2$  5 4 内のレジスタ・ロケーションに書かれる。すなわち、退避制御ユニット  $I_2$  5 0 0 は、制御ライン  $I_3$  7 0 経由でE デコード・ユニット  $I_4$  9 0 から与えられたレジスタ参照フィールド・データからレジスタ・ファイル配列内の宛先レジスタのアドレスを判断する。命令  $I_{0-3}$  が退避されると、 $I_4$  R D  $I_4$  7 R D に入っている値は、 $I_4$   $I_4$  R D  $I_4$  7 R D に入っている値は、 $I_4$   $I_4$  R D  $I_4$  R D D

【0137】命令 I2 からダブル・ワード結果値が得ら れる場合は、さらに複雑になる。本発明の好適実施例に よれば、ロケーションI2RDとI6RDの組合せが、 命令 I 2 が退避されるか、さもなければキャンセルま で、その命令から得た結果データをストアしておくため に使用される。好適実施例では、命令 I 4-7 の実行は命 令 I O-3 のいずれかによるダブル・ワード出力の参照が レジスタ改名ユニット496によって検出された場合に は、保留される。これにより、一時パッファ552′全 体をダブル・ワード・レジスタのシングル・ランクとし て使用することが可能になる。命令 I 0-3 が退避される と、一時バッファ552′はシングル・ワード・レジス タの2ランクとして再び使用することができる。さら に、いずれかの命令 I 4-7 の実行は、ダブル・ワード出 カレジスタが必要な場合には、命令が対応する I<sub>0-3</sub> に シフトされるまで保留される。

【0138】レジスタ・ファイル配列554の論理的変性は図7(a) ~図7(b) に示されている。本発明の好適実施例によれば、整数データ経路用のレジスタ・ファイル配列554は40個の32ピット幅レジスタから構成されている。このレジスタ・セットはレジスタ・セット"A"を構成し、ベース・レジスタ・セットra [0.23] 565、汎用レジスタra [24.3]

1〕566からなるトップ・セット、および8個の汎用トラップ・レジスタra〔24..31〕からなるシャドウ・レジスタ・セットとして編成されている。通常のオペレーションでは、汎用レジスタra〔0..31〕565、566は整数データ経路用のレジスタ・ファイル配列のアクティブ"A"レジスタ・セットを構成している。

【0139】図7(b)に示すように、トラップ・レジスタra[24.31]567をスワップしてアクティブ・レジスタ・セット "A"に移しておけば、レジスタra[0.23]565のアクティブ・ベース・セットと一緒にアクセスすることが可能である。 "A"レジスタ・セットのこの構成は、割り込みの受信が確認されるか、例外トラップ処理ルーチンが実行されると、選択される。レジスタ・セット "A"のこの状態は、割り込み許可命令の実行またはトラップからのリターン命令の実行によって図7(a)に示す状態に明示によって戻るまで維持される。

【0140】アーキテクチャ100によって実現された本発明の好適実施例では、浮動小数点データ経路は図8にその概要を示すように拡張精度レジスタ・ファイル配列572を使用する。レジスタ・ファイル配列572は、各々が64ビット幅の32個のレジスタrf

[0...31] から構成されている。浮動小数点レジスタ・ファイル572は整数レジスタrb [0...31]の "B" セットとして論理的に参照することも可能である。アーキテクチャ100では、この "B" セットのレジスタは浮動小数点レジスタrf [0...31] の各々の下位32ビットに相当している。

【0141】第3のデータ経路を表すものとして、ブー 30 ル演算子レジスタ・セット574が図9に示すように設けられている。これは、ブール演算の論理結果をストアするこの"C"レジスタ・セット574は32個の1ビット・レジスタrc〔0..31〕から構成されている。ブール・レジスタ・セット574のオペレーションは、ブール演算の結果をブール・レジスタ・セット574の任意の命令選択レジスタへ送ることができる点でユニークである。これは、等しい、等しくない、より大、その他単純なブール状況値などの条件を表す1ビット・フラグをストアするシングル・プロセッサ状況ワード・40レジスタを使用するのと対照的である。

【0142】浮動小数点レジスタ・セット572とブール・レジスタ・セット574は双方共、図6(b)に示す整数一時バッファ552と同じアーキテクチャの一時バッファによって補数がとられる。基本的違いは、一時バッファ・レジスタの幅が補数をとるレジスタ・ファイル配列572、574の幅と同じになるように定義されていることである。好適実施例では、幅はそれぞれ64ビットと1ビットになっている。

54

\*【0143】多数の追加の特殊レジスタが、レジスタ配列472に少なくとも論理的に存在している。図7

(c) に示すように、レジスタ配列472に物理的に存在するレジスタはカーネル・スタック・ポインタ(kernel stack pointer)568、プロセッサ状態レジスタ(PSR)569、旧プロセッサ状態レジスタ(PSR)570および8個の一時プロセッサ状態レジスタの配列(tPSR〔0...7〕)571からなっている。残りの特殊レジスタはアーキテクチャ100の各所に分散している。特殊アドレスおよびデータ・バス354はデータを選択して、特殊レジスタおよび"A"と"B"レジスタ・セット間で転送するためのものである。特殊レジスタ移動命令は"A"または"B"レジスタ・セットからレジスタを選択し、転送の方向を選択し、特殊レジスタのアドレスIDを指定するためのものである。

【0144】カーネル・スタック・ポインタ・レジスタ とプロセッサ状態レジスタは、他の特殊レジスタとは異 なっている。カーネル・スタック・ポインタはカーネル 状態にあるとき、標準のレジスタ間移動命令を実行する ことによってアクセス可能である。一時プロセッサ状態 レジスタは直接にアクセスすることはできない。その代 わりに、このレジスタ配列はプロセッサ状態レジスタの 値を伝播して、順序外で実行される命令で使用できるよ うにする継承メカニズム (inheritance m echanism)を実現するために使用される。初期 伝播値はプロセッサ状態レジスタの値である。つまり、 最後に退避された命令から得た値である。この初期値は 一時プロセッサ状態レジスタから前方向に伝播され、順 序外で実行される命令が対応する位置にある一時プロセ ッサ状態レジスタ内の値をアクセスできるようにする。 命令が依存し、変更できる条件コード・ビットは、その 命令がもつ特性によって定義される。命令が依存関係、 レジスタまたは条件コードによって制約されないこと が、レジスタ依存関係チェッカ・ユニット494とキャ リー依存関係チェッカ492によって判断された場合 は、命令は順序外で実行することができる。

【0145】プロセッサ状態レジスタの条件コード・ビットの変更は論理的に対応する一時プロセッサ状態レジスタに指示される。具体的には、変更の可能性があるビットだけが一時プロセッサ状態レジスタに入っている値に適用され、上位のすべての一時プロセッサ状態レジスタに伝播される。その結果、順序外で実行されるすべての命令は介在するPSR変更命令によって適切に変更されたプロセッサ状態レジスタ値から実行される。命令が退避されたときは、対応する一時プロセッサ状態レジスタ値だけがPSRレジスタ569に転送される。その他の特殊レジスタは表IIに説明されている。

[0146]

(29)

	<del></del>	
		特殊レジスタ
特殊移動	th .	
レジスタ	R/W	説明
PC	R	ーー プログラム・カウンタ:一般的にはPCは現在実
		行中のプログラム命令ストリームの次のアドレス
		を格納している
IF_PC	R/W	IFUプログラム・カウンタ:
		IF_PCは正確な次の実行アドレスを格納して
		いる 10
PFnPC	R	プリフェッチ・プログラム・カウンタ:MBUF
		、TBUFおよびEBUF PFnPCはそれぞ
		れのプリフェッチ命令ストリームの次のプリフェ
		ッチ命令アドレスを格納している
u P C	R/W	マイクロ・プログラム・カウンタ:プロシージャ
		命令のあとに続く命令のアドレスを格納している
		。これはプロシージャ命令がリターンしたとき最
		初に実行される命令のアドレスである
хРС	R/W	割り込み/例外プログラム・カウンタ:割り込み
		または例外(または両方)のリターン・アドレス
		を格納している。リターン・アドレスはトラップ
		発生時のIF_PCアドレスである
TBR	W	トラップ・ベース・アドレス:トラップ処理ルー
		チンヘディスパッチするとき使用されるベクトル
		・テーブルのベース・アドレス。各エントリは1
		ワード長である。割り込みロジック・ユニット3
		63から与えられるトラップ番号は、このアドレ
		スが指しているテーブルまでのインデックスとし
D. M. D.	***	て使用される
FTB	W	高速トラップ・ベース・レジスタ:即時トラップ
		処理ルーチン・テーブルのベース・レジスタ。各
		テーブル・エントリは32ワードであり、トラップの関ル、エンスを検に力に大きない。
		プ処理ルーチンを直接に実行するために使用され
		る。割り込みロジック・ユニット363から与え
		られるトラップ番号を32倍したものは、このアドレスが指しているテーブルまでのオフセットと
		して使用される
PBR	w	プロシージャ・ベース・レジスタ:プロシージャ
IDK	**	・ルーチンへディスパッチするとき使用されるべ
		クトル・テーブルのベース・アドレス。各エント
		リは1ワード長であり、4ワード境界に位置合わ
		せされている。プロシージャ命令フィールドとし
		て与えられるプロシージャ番号はこのアドレスが
		指しているテーブルまでのインデックスとして使
		用される
PSR	R/W	プロセッサ状態レジスタ:プロセッサ状況ワード
	, ,,	を格納している。状況データ・ビットは、キャリ
		一、オーバーフロー、ゼロ、負、プロセッサ・モ
		ード、現割り込みレベル、実行中のプロシージャ
		・ルーチン、0による除算、オーバフロー例外、
		- / C C C C C C C C C C C C C C C C C C

(30)

57

R/W

R/W

PPSR

PCSR

ハードウェア機能割り込み可能、プロシージャ割りになる。

り込み可能、割り込み可能などのビットがある。 旧プロセッサ状態レジスタ:命令が正しく完了す るか、割り込みまたはトラップが引き起こされる

と、PSRからロードされる

CSR R/W 状態比較(プール)レジスタ:シングル・ワード

としてアクセス可能なプール・レジスタ・セット 旧状態比較レジスタ:命令が正しく完了するか、

割り込みまたはトラップが引き起こされると、C

SRからロードされる。

【0147】2)整数データ経路の詳細本発明の好適実施例に従って構築されるIEU104の整数データ経路は、図10に示されている。説明の便宜上、整数データ経路580と結ばれる多数の制御経路は、図には示していない。これらの接続関係は図5を参照して説明したとおりである。

【0148】データ経路580の入力データは、位置合わせユニット582、584および整数ロード/ストア・ユニット586から得られる。整数即値(integerimmediate)データ値は、最初は命令埋め込み(embedded)データ・フィールドとして与えられ、バス588経由でオペランド・ユニット470から得られる。位置合わせユニット582は整数データ値を隔離し、その結果値が出力バス590を経由してマルチプレクサ592へ送られる。マルチプレクサ592への別の入力は、特殊レジスタ・アドレスとデータ・バス354である。

【0149】命令ストリームから得られる即値(immediate)オペランドも、データ・バス594経由でオペランド・ユニット470から得られる。これらの値は、出力バス596上に送出される前に、位置合わせユニット584によって再度右寄せされる。

【0150】整数ロード/ストア・ユニット586は外 部データ・バス598を通してCCU106と双方向で やりとりする。IEU104へのインバウンド・データ は整数ロード/ストア・ユニット586から入力データ ・バス600を経由して入力ラッチ602へ転送され る。マルチプレクサ592とラッチ602からの出力デ ータは、マルチプレクサ608のマルチプレクサ入力バ ス604、606上に送出される。機能ユニット出力バ 40 ス482′からのデータもマルチプレクサ608に送ら れる。このマルチプレクサ608はアーキテクチャ10 0の好適実施例では、データを同時に出力マルチプレク サ・パス610へ送る2つの通路を備えている。さら に、マルチプレクサ608を通るデータ転送は、システ ム・クロックの各半サイクル以内に完了することができ る。本アーキテクチャ100で実現される大部分の命令 は、1つの宛先レジスタを利用するので、最大4つまで の命令によって各システム・クロック・サイクルの間デ ータを一時バッファ612へ送ることができる。

【0151】一時バッファ612からのデータは一時レ ジスタ出力バス616を経由して整数レジスタ・ファイ ル配列614へ、あるいは代替一時バッファ・レジスタ ・バス618を経由して出力マルチプレクサ620へ転 送することができる。整数レジスタ配列出力バス622 は整数レジスタ・データをマルチプレクサ620へ転送 することができる。一時バッファ612と整数レジスタ ・ファイル配列614に接続された出力バスは、それぞ れ5個のレジスタ値を同時に出力することを可能にす る。つまり、合計5個までのソース・レジスタを参照す る2つの命令を同時に出すことができる。一時バッファ 612、レジスタ・ファイル配列614およびマルチプ レクサ620はアウトバウンド・レジスタ・データの転 送を半システム・クロック・サイクルごとに行うことを 可能にする。したがって、最高4個までの整数および浮 動小数点命令を各クロック・サイクルの間に出すことが

【0152】マルチプレクサ620はアウトバウンド・ レジスタ・データ値をレジスタ・ファイル配列614か らあるいは一時バッファ612から直接に選択する働き をする。これにより、以前に順序外で実行された命令に 依存する順序外実行命令をIEU104によって実行さ せることができる。これにより、保留状態の命令を順序 外で実行することによってIEU整数データ経路の実行 スループット能力を最大化すると共に、順序外のデータ 結果を、実行され退避された命令から得たデータ結果か ら正確に分離するという2目標を容易に達成することが できる。マシンの正確な状態を復元する必要のあるよう な割り込みや他の例外条件が起こると、本発明によれば 一時バッファ612に存在するデータ値を簡単にクリア することができる。したがって、レジスタ・ファイル配 列614は、割り込みまたは他の例外条件が発生する以 前に完了し、退避された命令の実行によってのみ得られ たデータ値を正確に収めたままになっている。

【0153】マルチプレクサ620の各半システム・サイクル・オペレーション時に選択されたレジスタ・データ値は最高5つまでがマルチプレクサ出力バス624を経由して整数バイパス・ユニット626へ送られる。このバイパス・ユニット626は基本的にマルチプレクサが並列の配列からなり、その入力のいずれかに現れたデ

ータをその出力のいずれかへ送ることができる。バイパス・ユニット626の入力は、マルチプレクサ592から出力バス604を経由する特殊レジスタ・アドレス指定データ値または即値の整数値、バス624上に送出される最高5つまでのレジスタ・データ値、整数ロード/ストア・ユニット586からダブル整数バス600を経由するロード・オペランド・データ、その出力バス596を経由して位置合わせユニット584から得た即値オペランド値、最後に機能ユニット出力バス482からのバイパス・データ経路からなっている。このバイパス経由とデータ・バス482はシステム・クロック・サイクルごとに4個のレジスタ値を同時に転送することができる。

【0154】データはパイパス・ユニット626から浮動小数点データ・バスに接続された整数バイパス・パス628上に出力されて、最高5つまでのレジスタ・データ値を同時に転送する機能をもつ2つのオペランド・データ・バスと、整数ロード/ストア・ユニット586へデータを送るために使用されるストア・データ・バス632へ送られる。

【0155】機能ユニット分配バス480はルータ・ユニット634のオペレーションを通して実現されている。また、ルータ・ユニット634はその入力から受信された5個のレジスタ値を整数データ通路に設けられた機能ユニットへ送ることを可能にする並列のマルチプレクサ配列によって実現される。具体的には、ルータ・ユニット634はバイパス・ユニット626からバス630を経由して送られてきた5個のレジスタ・データ値、アドレス・バス352を経由して送られてきた現IF\_PCアドレス値、PC制御ユニット362によって判断され、ライン378′上に送出された制御フロー・オフセット値を受信する。ルータ・ユニット634は、浮動小数点データ経路内に設けられたバイパス・ユニットから取り出されたオペランド・データ値をデータバス636を経由して受信することもできる(オプション)。

【0156】ルータ・ユニット634によって受信されたレジスタ・データ値は、特殊レジスタ・アドレスおよびデータ・バス354上を転送されて、機能ユニット640、642、644へ送られる。具体的には、ルータ・ユニット634は最高3つまでのレジスタ・オペランド値をルータ出力バス646、648、650を経由して機能ユニット640、642、644の各々へ送る機能を備えている。本アーキテクチャ100の一般的アーキテクチャによれば、最高2つまでの命令を同時に機能ユニット640、642、644に対して出すことが可能である。本発明の好適実施例によれば、3つの専用整数機能ユニットに、それぞれプログラマブル・シフト機能と2つの算術演算ロジック・ユニット機能を持たせることができる。

【0157】ALU0機能ユニット644、ALU1機 50

60

能ユニット642及びシフタ機能ユニット640はそれぞれの出力レジスタ・データを機能ユニット・バス482′上に送出する。ALU0とシフタ機能ユニット644、640から得た出力データも浮動小数点データ経路に接続された共用整数機能ユニット・バス650上に送出される。類似の浮動小数点機能ユニット出力値データ・バス652が、浮動少数点データ経路から機能ユニット出力バス482′へ設けられている。

【0158】ALU0機能ユニット644はIFU102のプリフェッチ操作と整数ロード/ストア・ユニット586のデータ操作の両方をサポートするために仮想アドレス値を生成する場合にも使用される。ALU0機能ユニット644によって計算された仮想アドレス値はIFU102のターゲット・アドレス・バス346とCCU106の両方に接続された出力バス654上に送出され、実行ユニットの物理アドレス(EX PADDR)が得られる。ラッチ656は、ALU0機能ユニット644によって生成されたアドレスの仮想化部分をストアするためのものである。アドレスのこの仮想化部分は出力バス658上に送出されて、VMU108へ送られる。

#### 3) 浮動小数点データ経路の詳細

次に、図11は浮動小数点データ経路を示したものである。初期データは、この場合も、即値整数オペランド・バス588、即値オペランド・バス594および特殊レジスタ・アドレス・データ・バス354を含む複数のソースから受信される。外部データの最終的ソースは外部データバス598を通してCCU106に接続された浮動小数点ロード/ストア・ユニット622である。

【0159】即値整数オペランドは、位置合わせ出力デ ータ・バス668を経由してマルチプレクサ6666に渡 す前に整数データ・フィールドを右寄せする働きをする 位置合わせユニット664によって受信される。マルチ プレクサ666は特殊レジスタ・アドレス・データ・バ ス354も受信する。即値オペランドは第2の位置合わ せユニット670へ送られ、右寄せされてから出力バス 672上に送出される。浮動少数点ロード/ストア・ユ ニット662からのインパウンド・データ (inbou nd data) は、ロード・データ・バス676から ラッチ674によって受信される。マルチプレクサ66 6、ラッチ674および機能ユニット・データ・リター ン・バス482"からのデータはマルチプレクサ678 の入力から受信される。マルチプレクサ678は選択可 能なデータ経路を備え、2つのレジスタ・データ値がシ ステム・クロックの半サイクルごとに、マルチプレクサ 出力パス682を経由して一時バッファ680に書き込 まれることを可能にする。一時パッファ680は図6 (b) に示す一時パッファ552′と論理的に同じレジ

(b) にボすー時パッファ 5 5 2 と論理的に同じレジスタ・セットを備えている。一時パッファ 6 8 0 はさらに最高 5 個までのレジスタ・データ値を一時パッファ 6

80から読み取って、データ・バス686を経由して浮 動小数点レジスタ・ファイル配列684と、出力データ ・バス690を経由して出力マルチプレクサ688へ送 ることができる。マルチプレクサ688は、データ・バ ス692を経由して、浮動小数点ファイル配列684か ら最高5個までのレジスタ・データ値も同時に受信す る。マルチプレクサ688は最高5個までのレジスタ・ データ値を選択して、データ・バス696を経由してバ イパス・ユニット694へ同時に転送する働きをする。 バイパス・ユニット694は、データ・バス672、マ 10 ルチプレクサ666からの出力データ・バス698、ロ ード・データ・バス676および機能ユニット・データ ・リターン・バス482″のバイパス延長部分を経由し て、位置合わせユニット670から与えられた即値オペ ランド値も受信する。バイパス・ユニット694は最高 5個までのレジスタ・オペランドデータ値を同時に選択 して、バイパス・ユニット・出力バス700、浮動小数 点ロード/ストア・ユニット662に接続されたストア ・データ・バス702、および整数データ経路580の ルータ・ユニット634に接続された浮動小数点パイパ 20 ス・バス636上に出力するように働く。

【0160】浮動小数点ルータ・ユニット704は、バイパス・ユニット出力バス700と整数データ経路バイパス・バス628とそれぞれの機能ユニット712、714、716に接続された機能ユニット入力バス706、708、710との間で同時にデータ経路を選択できる機能を備えている。

【0161】アーキテクチャ100の好適実施例による 入力バス706、708、710の各々は最高3個まで のレジスタ・オペランド・データ値を機能ユニット71 2、714、716の各々へ同時に転送することが可能 である。これらの機能ユニット712、714、716 の出力バスは機能ユニット・データ・リターン・バス4 82"に結合され、データをレジスタ・ファイル入力マ ルチプレクサ678へ戻すようになっている。整数デー 夕経路機能ユニット出力バス650を機能ユニット・デ ータ・リターン・バス482″に接続するために設ける ことも可能である。本発明のアーキテクチャ100によ れば、マルチプレクサ機能ユニット712と浮動小数点 ALU714の機能ユニット出力バスを浮動少数点デー タ経路機能ユニット・バス652を経由して整数データ 経路500の機能ユニット・データ・リターン・バス4 82′に接続することが可能である。

【0162】4)ブール・レジスタ・データ経路の詳細ブール演算データ経路720は図12に示されている。このデータ経路720は基本的に2種類の命令の実行をサポートするために利用される。最初のタイプはオペランド比較命令であり、この命令では、整数レジスタ・セットと浮動小数点レジスタ・セットから選択された、あるいは即値オペランドとして与えられた2つのオペラン50

62

ドが、ALU機能ユニットの1つで整数と浮動少数点デ ータ経路を減算することによって比較される。この比較 は、ALU機能ユニット642、644、714、71 6のいずれかによる減算によって行われ、その結果の符 号とゼロ状況ビットは入力セレクタと比較演算子結合ユ ニット722へ送られる。このユニット722は、制御 信号を指定した命令をEデコード・ユニット490から 受け取るとALU機能ユニット642、644、71 4、716の出力を選択し、符号およびゼロ・ビットを 結合し、ブール比較結果値を抽出する。出力パス723 を通して比較演算の結果を入力マルチプレクサ726と バイパス・ユニット742へ同時に転送することができ る。整数および浮動小数点データ経路と同じように、バ イパスユニット742は並列のマルチプレクサ配列とし て実現され、バイパス・ユニット742の入力間で複数 のデータ経路を選択して、複数の出力と結ぶことができ る。バイパス・ユニット742の他の入力はブール演算 結果リターン・データ・バス724とデータ・バス74 4上の2つのブール・オペランドからなっている。バイ パス・ユニット742は最高2つまでの同時に実行中の ブール命令を表したブール・オペランドを、オペランド ・バス748を経由してブール演算機能ユニット746 へ転送することができる。また、バイパス・ユニット7 46は最高2個までのシングル・ビット・ブール・オペ ランド・ピット (CF0、CF1) を制御フロー結果制 御ライン750、752を経由して同時に転送すること ができる。

【0163】ブール演算データ経路の残り部分は、比較 結果バス723とブール結果バス724上に送出された 比較およびブール演算結果値を、その入力として受信す る入力マルチプレクサ726を含んでいる。このバス7 24は最高2個までのブール結果ビットを同時にマルチ プレクサ726へ転送することができる。さらに、最高 2個までの比較結果ビットをバス723を経由してマル チプレクサ726へ転送することができる。マルチプレ クサ726はマルチプレクサの入力端に現れた任意の2 個の信号ビットをマルチプレクサの出力端を経由して、 システム・クロックの各半サイクル時にブール演算一時 バッファ728へ転送することができる。一時バッファ 728は2つの重要な点が異なることを除けば、図6 (b) に示した一時バッファ 7 5 2 ′ と論理的に同じで ある。第1の相違点は、一時バッファ728内の各レジ スタ・エントリがシングル・ビットからなることであ る。第2の相違点は8個の保留中命令スロットの各々に 一つのレジスタだけが設けられていることである。これ は、ブール演算の結果全部が定義によって1つの結果ビ ットによって定義されるためである。

【0164】一時パッファ728は最高4個までの出力 オペランド値を同時に出力する。これにより、各々2つ のソース・レジスタへのアクセスを必要とする2個のブ

ール命令を同時に実行させることができる。4個のブー ル・レジスタ値はシステム・クロックの各半サイクルご とにオペランド・バス736上に送出し、マルチプレク サ738へあるいはブール・オペランド・データバス7 34を経由してブール・レジスタ・ファイル配列732 へ転送することができる。ブール・レジスタ・ファイル 配列732は、図9に論理的に示すように、1個の32 ビット幅データ・レジスタであり、任意に組合せた最高 4個までのシングル・ビット・ロケーションを一時バッ ファ728からのデータで修正し、システム・クロック 10 の各半サイクルごとにブール・レジスタ・ファイル配列 732から読み取って出力バス740上に送出すること ができる。マルチプレクサ738はバス736、740 経由でその出力端から受信したブール・オペランドの任 意のペアをオペランド出力バス744上に送出してバイ パス・ユニット742へ転送する。

\*【0165】ブール演算機能ユニット746は2個のソース値についてブール演算を幅広く実行する機能を備えている。比較命令の場合には、ソース値は整数および浮動少数点レジスタ・セットのいずれかから得たペアのオペランドとIEU104へ送られる任意の即値オペランドであり、ブール命令の場合は、ブール・レジスタ・オペランドの任意の2つである。表IIIと表IVは、本発明のアーキテクチャ100の好適実施例における直接ブール演算を示すものである。表Vは本発明のアーキテクチャ100の好適実施例における直接ブール演算を示すものである。表III-Vに示されている命令条件コードと機能コードは対応する命令のセグメントを表している。また、命令はペアのソース・オペランド・レジスタと対応するブール演算結果をストアするための宛先ブール・レジスタを指定する。

64

[0166]

表III

	·		
<u>整数の比較</u>			
		命令	
<u>条件</u> *	記号	<u>条件コード</u>	
rs1はrs2より大	>	0 0 0 0	
rs1はrs2より大か等しい	>=	0001	
rs1はrs2より小	<	0 0 1 0	
rs1はrs2より小か等しい	<=	0 0 1 1	
rs1はrs2と等しくない	<b>#</b>	0 1 0 0	
rs1はrs2と等しい	==	0 1 0 1	
予備		0 1 1 0	
無条件		1 1 1 1	

\*rs=レジスタ・ソース

表IV

浮動小数点の比較			
		命令	
<u>条件</u>	<u>記号</u>	<u>条件コード</u>	
rs1はrs2より大	>	0 0 0 0	
rs1はrs2より大か等しい	>=	0 0 0 1	
rs1はrs2より小	<	0 0 1 0	
r s 1 は r s 2 より小か等しい	<=	0 0 1 1	
rs1はrs2と等しくない	<b>≠</b>	0 1 0 0	
r s 1 は r s 2 と等しい	==	0 1 0 1	
無順序	?	1 0 0 0	
無順序または r s 1 は r s 2 より大	?>	1001	
無順序、 r s 1 は r s 2 より大か等しい	?>=	1010	
無順序またはrs1はrs2より小	?<	1011	
無順序、 r s 1 は r s 2 より小か等しい	?<=	1 1 0 0	
無順序またはrs1はrs2と等しい	?=	1 1 0 1	
予備	1	1 1 0 - 1 1 1 1	

表V

66

ブール演算		
		命令
演算 *	記号	機能コード
0	Zero	0000
b s 1 & b s 2	AND	0001
b s 1 & - b s 2	ANN 2	0010
b s 1	b s 1	0 0 1 1
-bs1&bs2	ANN 1	0 1 0 0
b s 2	b s 2	0.1 0 1
b s 1 - b s 2	XOR	0 1 1 0
bs1 bs2	OR	0 1 1 1
-bs1&-bs2	NOR	1000
-bs1-bs2	XNOR	1001
-bs2	NOT 2	1010
bs1 -bs2	ORN2	1 0 1 1
- b s 1	NOT1	1 1 0 0
-bs1 bs2	ORN1	1 1 0 1
-bs1 $-bs2$	NAND	1 1 1 0
1	ONE	1 1 1 1

\* b s = ブール・ソース・レジスタ。

【0167】B) ロード/ストア制御ユニット 図13はロード/ストア・ユニット760の例を示した ものである。データ経路580、660に別々に示され ているが、ロード/ストア・ユニット586、662は 一つの共用ロード/ストア・ユニット760として実現 するのが好ましい。それぞれのデータ経路580、66 0からのインタフェースはアドレス・バス762および 30 ロードとストア・データ・バス764(600、67 6)、766(632、702)を経由している。 【0168】ロード/ストア・ユニット760によって

使用されるアドレスは、IFU102およびIEU10 4の残り部分で使用される仮想アドレスとは対照的に、 物理アドレスである。IFU102は仮想アドレスで動 作し、CCU106とVMU108間の調整に依存して 物理アドレスを生成するのに対し、IEU104ではロ ード/ストア・ユニット760を物理アドレス・モード で直接に動作させる必要がある。この要件が必要になる 40 のは、順序外で実行されるために、物理アドレス・デー タとストア・オペレーションがオーバラップするような 命令が存在する場合、およびCCU106からロード/ ストア・ユニット760への順序外のデータ・リターン が存在する場合に、データ保全性を保つためである。デ ータ保全性を保つためにロード/ストア・ユニット76 0はストア命令がIEU104によって退避されるま で、ストア命令から得たデータをバッファに置いてお く。その結果、ロード/ストア・ユニット760によっ てバッファに置かれたストア・データはロード/ストア 50 サイクル時の完全マトリックス・アドレス比較の実行

行されたが退避されていないストア命令と同じ物理アド レスを参照するロード命令は、ストア命令が実際に退避 されるまで実行が遅延される。その時点で、ストア・デ ータをロード/ストア・ユニット760からCCU10 6へ転送し、CCUデータ・ロード・オペレーションの 実行によって即時にロード・バックすることができる。 【0169】具体的には、物理アドレス全体がVMU1 08からロード/ストア・アドレス・バス762上に送 出される。ロード・アドレスは一般的にはロード・アド レス・レジスタ7680-3 にストアされる。ストア・ア ドレスはストア・アドレス・レジスタ7703-0 にラッ チされる。ロード/ストア制御ユニット774は命令発 行ユニット498から受信した制御信号を受けて動作 し、ロード・アドレスとストア・アドレスをレジスタ7 683-0、7703-0 にラッチすることを調整する。ロ ード/ストア制御ユニット774は、ロード・アドレス をラッチするための制御信号を制御ライン778上に送 出し、ストア・アドレスをラッチするための制御信号を 制御ライン780上に送出する。ストア・データはスト ア・データ・レジスタ・セット7823-0 の論理的に対 応するスロットにストア・アドレスをラッチするのと同 時にラッチされる。4×4×32ビット幅アドレス比較 ユニット 7 7 2 には、ロードおよびストア・アドレス・ レジスタ7683-0、7703-0に入っているアドレス

の各々が同時に入力される。システム・クロックの各半

・ユニット760に一つだけ存在することができる。実

は、制御ライン ? 7 6 を介してロード/ストア制御ユニット ? 7 4 によって制御される。ストア・アドレスに一致するロード・アドレスの存在と論理ロケーションは、制御ライン ? 7 6 を経由してロード/ストア制御ユニット ? 7 4 へ送られる。

【0170】ロード・アドレスがVMU108から与え られ、保留中のストアがない場合は、ロード・アドレス は、CCUロード・オペレーションの開始と同時に、バ ス762から直接にアドレス・セレクタ786ヘバイパ スされる。しかし、ストア・データが保留されている場 合は、ロード・アドレスは使用可能なロード・アドレス ・ラッチ7680-3 にラッチされる。対応するストア・ データ命令が退避されると制御信号を退避制御ユニット 500から受信すると、ロード/ストア制御ユニット7 74はCCUデータ転送操作を開始し、制御ライン78 4を通してCCU106へのアクセスの仲裁を行う。C CU106がレディ(ready)を通知すると、ロー ド/ストア制御ユニット774はCCU物理アドレスを CCUPADDRアドレス・バス788上に送出するよ うにセレクタ786に指示する。このアドレスはアドレ ス・バス790を経由して対応するストア・レジスタ7 703-0 から得られる。対応するストア・データ・レジ スタ7823-0 からのデータはCCUデータ・バス792上に送出される。

【0171】ロード命令が命令発行ユニット498から 出されると、ロード/ストア制御ユニット774はロー ド・アドレス・ラッチ7683-0の一つが要求されたロ ード・アドレスをラッチすることを許可する。選択され た特定のラッチ7680-3 は関係命令セット内のロード 命令の位置に論理的に対応している。命令発行ユニット 498は保留中の可能性のある2命令セットのどららか の中のロード命令を示している5ビット・ベクトルをロ ード/ストア制御ユニット774へ渡す。コンパレータ 772が一致するストア・アドレスを示していない場合 は、ロード・アドレスはアドレス・バス794を経由し てセレクタ786へ送られ、CCU PADDRアドレ ス・バス788上に出力される。アドレスの提供は、ロ ード/ストア制御ユニット 7 7 4 と C C U 1 0 6 間でや りとりされるCCU要求とレディ制御信号に従って行わ れる。実行ID値(ExID値)もロード/ストア制御 40 ユニット774によって準備されてCCU106に対し て出され、CCU106がExID値を含む要求データ をそのあとで返却するときロード要求を識別する。この ID値は4ピット・ベクトルからなり、現ロード要求を 出したそれぞれのロード・アドレス・ラッチ7680-3 を固有ビットで指定している。5番目のビットはロード 命令を収めている命令セットを識別するために使用され る。このID値は、したがって命令発行ユニット498 からロード要求と一緒に送られるビット・ベクトルと同\*

68

\*じである。

【0172】先行する要求ロード・データが使用可能であることがCCU106からロード/ストア制御ユニット774へ通知されると、ロード/ストア制御ユニット774は位置合わせユニットがデータを受信し、それをロード・データ・バス764上に送出することを許可する。位置合わせユニット798はロード・データを右寄せする働きをする。

【0173】CCU106からデータが返却されると同時に、ロード/ストア制御ユニット774は、CCU106からExID値を受信する。他方、ロード/ストア制御ユニット774はロード・データがロード・データ・バス764上に送出されることを知らせる制御信号を命令発行ユニット498へ送り、さらに、どのロード命令に対してロード・データが返却されるのかを示したビット・ベクトルを返却する。

【0174】C) IEU制御経路の詳細

再び、図5を参照して、IEU制御経路のオペレーションを図14に示したタイミング図と関連づけて説明する。図14に示した命令の実行タイミングは、本発明のオペレーションを例示したもので、種々態様に変更可能であることは勿論である。

【0175】図14のタイミング図は、プロセッサ・システム・クロック・サイクル $P_{0-6}$ のシーケンスを示している。各プロセッサ・サイクルは内部Tサイクル $T_0$ から始まる。本発明の好適実施例によるアーキテクチャ100では、各プロセッサ・サイクルは2つのTサイクルからなっている。

【0176】プロセッサ・サイクル0のときは、IFU 102とVMU108は物理アドレスを生成するように動作する。この物理アドレスはCCU106へ送られ、命令用キャッシュ・アクセス・オペレーションが開始される。要求された命令セットが命令用キャッシュ132にあると、命令セットはプロセッサ・サイクル1のほぼ中間でIFU102へ戻される。そのあと、IFU102はプリフェッチ・ユニット260とIFIFO264を経由する命令セットの転送を管理し、転送された命令セットはまずIEU104へ実行のために渡される。

【0177】1) Eデコード・ユニットの詳細

Eデコード・ユニット490は全命令セットを並列に受け取って、プロセッサ・サイクル1が完了する前にデコードする。Eデコード・ユニット490は好適アーキテクチャ100では、バス124を経由して受け取ったすべての有効命令を並列に直接デコードする機能を備えた順列組合せ理論に基づくロジック・ブロックとして実現されている。アーキテクチャ100によって認識される命令は、各タイプ別に、命令、レジスタ要件および必要な資源の仕様とともに表VIに示されている。

[0178]

命令/仕様

命令

制御とオペランド情報\*

レジスタ間移動

論理/算術演算機能コード:

加算、減算、乗算、シフトその他の指定

宛先レジスタ PSRのみセット ソース・レジスタ1

ソース・レジスタ2または即値定数値

レジスタセットA/B選択

即値からレジスタへ

宛先レジスタ

移動

即値整数または浮動小数点定数値

レジスタ・セットA/B選択

ロード/ストア・レジスタ

オペレーション機能コード:

ロードまたはストアの指定、即値、ベースと 即値、またはベースとオフセットの使用

ソース/宛先レジスタ ベース・レジスタ

インデックス・レジスタまたは即値定数値

レジスタ・セットA/B選択

即値コール

符号付き即値変位

制御フロー

オペレーション機能コード:

ブランチ・タイプとトリガ条件の指定

ベース・レジスタ

インデックス・レジスタ、即値定数変位値、また

はトラップ番号

レジスタ・セットA/B選択

特殊レジスタ移動

オペレーション機能コード:

特殊/整数レジスタとの間の移動の指定 特殊レジスタ・アドレス識別子ソース/宛先レジ

スタ

レジスタ・セットA/B選択

整数変換移動

オペレーション機能コード:

浮動小数点から整数への変換タイプの指定

ソース/宛先レジスタ

レジスタ・セットA/B選択

ブール関数

ブール関数コード:AND、ORなどの指定

宛先ブール・レジスタ ソース・レジスタ 1 ソース・レジスタ 2

レジスタ・セットA/B選択

拡張プロシージャ

プロシージャ指定子:プロシージャ・ベース値か

らのアドレス・オフセットの指定

オペレーション:値をプロシージャ・ルーチンへ

渡す

アトミック・プロシージャ

プロシージャ指定子:アドレス値の指定

<sup>\* -</sup> 命令は、デコードされて命令を識別するフィールドのほかにこれらのフィールドを含んでいる。

別、命令機能、レジスタ参照および機能要件はEデコー ド・ユニット490の出力から得られる。この情報は再 生成され、命令セット内のすべての命令が退避されるま でプロセッサ・サイクルの各半サイクル期間、Eデコー ド・ユニット490によってラッチされる。したがっ て、保留状態の8命令すべてに関する情報がEデコード ユニット490の出力から絶えず得られるようになっ ている。この情報は8エレメント・ビット・ベクトルの 形式で表示され、各ペクトルのビットまたはサブフィー ルドは2つの保留中命令セット内の対応する命令の物理 ロケーションに論理的に対応している。したがって、8 個のベクトルが制御ライン502を経由してキャリー・ チェッカ492へ送られる。この場合、各ペクトルは対 応する命令がプロセッサ状況ワードのキャリー・ビット に作用を及ぼしているか、あるいはそれに依存している かを指定している。8個のベクトルが各命令の特定の内 容と機能ユニット要件を示すために制御ライン510を 経由して送られる。8個のベクトルが制御ライン506 を経由して送られ、8個の保留中命令の各々によって使 用されたレジスタ参照を指定している。これらのベクト 20 ルはプロセッサ・サイクル1が終了する前に送られる。

【0180】2) キャリー・チェッカ・ユニットの詳細 キャリー・チェッカ・ユニット492は図14に示すオ ペレーションのデータ依存関係フェーズ期間の間に依存 関係検査ユニット494と並列に動作する。キャリー・ チェッカ・ユニット492は好適アーキテクチャ100 では順列組合せ理論に基づくロジックとして実現されて いる。したがって、キャリー・チェッカ・ユニット49 2によるオペレーションの各繰り返し時に、命令がプロ セッサ状態レジスタのキャリー・フラグを変更したかど うかについて8個の命令すべてが考慮される。これが必 要とされるのは、その前の命令によって設定されたキャ リー・ピットの状況に依存する命令を順序外で実行する ことを可能にするためである。制御ライン504上に送 出された制御信号により、キャリー・チェッカ・ユニッ ト492は、キャリー・フラグに対する先行命令の実行 に依存する特定の命令を識別することができる。

【0181】さらに、キャリー・チェッカ・ユニット492は8個の保留中命令の各々についてキャリー・ビットを変わの一時的コピーをもっている。キャリー・ビットを変更していない命令については、キャリー・チェッカ・ユニット492はプログラム命令ストリームの順序でキャリー・ビットを次の命令に伝える。したがって、順序外で実行され、キャリー・ビットを変更する命令を実行させることが可能であり、さらに、その順序外で実行される命令に依存する後続の命令も、キャリー・ビットを変更する命令のあとに置かれていても、実行することが可能である。さらに、キャリー・ビットがキャリー・チェッカ・ユニット492によって維持されているので、これらの命令の退避以前に例外が起こったとき、キャリー50

72

・チェッカ・ユニットは内部一時キャリー・ビット・レジスタをクリアするだけでよいことから、順序外で実行することが容易になる。その結果、プロセッサ状況レジスタは、順序外で実行される命令の実行による影響を受けない。キャリー・チェッカ・ユニット492が維持している一時キャリー・ビット・レジスタは、順序外で実行される各命令が完了すると更新される。順序外で実行される命令が退避されると、プログラム命令ストリームの中で最後に退避された命令に対応するキャリー・ビットはプロセッサ状況レジスタのキャリー・ビット・ロケーションへ転送される。

【0182】3)データ依存関係チェッカ・ユニットの詳細

データ依存関係チェッカ・ユニット494はEデコード ・ユニット490から制御ライン506を経由して8個 のレジスタ参照識別ペクトルを受け取る。各レジスタの 参照は32個のレジスタを一度に1つを識別するのに適 した5ピット値と "A" "B" またはブール・レジスタ セット内に置かれているレジスタ・バンクを識別する 2ビット値によって示されている。 浮動小数点レジスタ ・セットは "B" レジスタ・セットとも呼ばれる。各命 令は最高3つまでのレジスタ参照フィールドを持つこと ができる。2つのソース・レジスタ・フィールドと1つ の宛先レジスタ・フィールドである。ある種の命令、特 にレジスタ間移動命令は、宛先レジスタを指定している 場合があっても、Eデコード・ユニット490によって 認識される命令ビット・フィールドは実際に作製される 出力データがないことを意味している場合がある。むし ろ、命令の実行は、プロセッサ状況レジスタの値の変更 を判断することだけを目的としている。

【0183】データ依存関係チェッカ494も好適アーキテクチャ100において純然たる組合せロジック(pure combinatorial logic)で実現されているが、これはプログラム命令ストリーム内に後に現れる命令のソース・レジスタ参照と相対的に前に置かれた命令の宛先レジスタ参照との間の依存関係を同時に判断するように動作する。ビット配列は、どの命令が他の命令に依存するかを識別するだけでなく、各依存関係がどのレジスタに基づいて生じたかを識別するデータ依存関係チェッカ494によって作られる。キャリーとレジスタ・データの依存関係は、第2プロセッサ・サイクルの開始直後に判別される。

【0184】4)レジスタ改名ユニットの詳細レジスタ改名ユニット496は8個の保留中の命令すべてのレジスタ参照のIDを制御ライン506を経由してレジスタ依存関係を制御ライン508を経由して受け取る。8個のエレメントからのマトリックスも制御ライン542を経由して受け取る。これらのエレメントは保留中命令の現セットの中でどの命令が実行されたか(完了したか)を示している。この情報からレジスタ改名ユニ

ット496は制御信号の8エレメント配列を制御ライン512を経由して命令発行ユニット498へ送る。このようにして送られた制御情報は、現セットのデータ依存関係が判別された場合に、まだ実行されていない現在保留中の命令のうちどの命令の実行が可能になったかについてレジスタ改名ユニット496が行った判断を反映している。レジスタ改名ユニット496は実行のために同時に出される最高6個までの命令を識別した選択制御信号をライン516を経由して受信する。つまり、2個の整数命令、2個の浮動小数点命令および2個のブール命令である。

【0185】レジス夕改名ユニット496はバス518 を経由してレジスタ・ファイル配列472へ送られた制 御信号を通して、識別された命令を実行する際にアクセ スするソース・レジスタを選択するというもう一つの機 能を備えている。順序外で実行される命令の宛先レジス タは、対応するデータ経路の一時バッファ612、68 0、728に置かれているものとして選択される。順序 内で実行される命令は完了すると退避され、その結果デ ータはレジスタ・ファイル614、684、732にス トアされていく。ソース・レジスタの選択は、レジスタ が以前に宛先として選択され、対応する以前の命令がま だ退避されていないかどうかによって決まる。そのよう な場合には、ソース・レジスタは対応する一時バッファ 612、680、728から選択される。以前の命令が 退避されていた場合は、対応するレジスタ・ファイル6 14、684、732のレジスタが選択される。その結 果、レジスタ改名ユニット496は順序外で実行される 命令の場合には、レジスタ・ファイル・レジスタの参照 を一時バッファ・レジスタの参照に実効的に置き換える ように動作する。

【0186】アーキテクチャ100によれば、一時バッファ612、680、728は対応するレジスタ・ファイル配列のレジスタ構造と重複していない。むしろ、8個の保留命令の各々に対して1つの宛先レジスタ・スロットが用意されている。その結果、一時バッファ宛先レジスタ参照の置換は、保留レジスタ・セット内の対応する命令のロケーションによって判断される。そのあとのソース・レジスタ参照はソース依存関係が発生した命令に対してデータ依存関係チェッカ494によって識別される。したがって、一時バッファ・レジスタ内の宛先スロットはレジスタ改名ユニット496によって容易に判断することが可能である。

【0187】5)命令発行ユニットの詳細 命令発行ユニット498は、発行できる命令のセットを レジスタ改名ユニット496の出力とEデコード・ユニット490によって識別された命令の機能要件に基づい て判断する。命令発行ユニット498は制御ライン514を経由して報告された機能ユニット4780-nの各々の状況に基づいてこの判断を行う。したがって、命令発 50

74

行ユニット498は発行すべき使用可能な命令セットをレジスタ改名ユニット496から受信すると、オペレーションを開始する。各命令を実行するためにレジスタ・ファイルへのアクセスが必要であるとすると、命令発行ユニット498は現在命令を実行中の機能ユニット4980-nが使用可能であることを予想する。レジスタ改名ユニット496へ発行すべき命令を判別する際の遅延を最小にするために、命令発行ユニット498は専用の組合せロジックで実現されている。

【0188】発行すべき命令を判別すると、レジスタ改名ユニット496はレジスタ・ファイルへのアクセスを開始し、このアクセスは第3プロセッサ・サイクルP2が終了するまで続けられる。プロセッサ・サイクルP3が開始すると、命令発行ユニット498は「Execute 0」で示すように1つまたは2つ以上の機能ユニット4780-nによるオペレーションを開始し、レジスタ・ファイル配列472から送られてきたソース・データを受信して処理する。

【0189】代表例として、アーキテクチャ100で処 理される大部分の命令は1プロセッサ・サイクルで機能 ユニットを通して実行される。しかし、一部の命令は、 「Execute 1」で示すように、同時に出された 命令を完了するのに複数のプロセッサ・サイクルを必要 とする。Execute O命令とExecute 1命 令は、例えばそれぞれALUと浮動小数点乗算機能ユニ ットに実行させることができる。ALU機能ユニットは 図14に示すように、1プロセッサ・サイクル内で出力 データを発生し、この出力データはラッチしておくだけ で、第5プロセッサ・サイクルP4時に別の命令を実行 する際に使用することができる。浮動少数点乗算機能ユ ニットは内部パイプライン化機能ユニットにすることが 好ましい。したがって、次のプロセッサ・サイクルで別 の浮動小数点命令を出すことができる。しかし、最初の 命令の結果はデータに依存するプロセッサ・サイクル数 の間使用することができない。図14に示す命令は、機 能ユニットでの処理を完了するためには、3プロセッサ サイクルを必要とする。

【0190】各プロセッサ・サイクルの間に、命令発行ユニット498の機能は繰り返される。その結果、現在の保留中の命令セットの状況と機能ユニット4780-nの全セットの使用可能状況は各プロセッサ・サイクルの間に再評価される。したがって、最適条件のとき、好適アーキテクチャ100はプロセッサ・サイクルごとに最高6個までの命令を実行することができる。しかし、代表的な命令ミックスから得られる総平均実行命令数は1プロセッサ・サイクル当たり1.5個ないし2.0個である。

【0191】命令発行ユニット498の機能で最後に考慮すべきことは、このユニットがトラップ条件の処理と特定命令の実行に関与することである。トラップ条件を

発生するためには、まだ退避されていないすべての命令 を I E U 1 0 4 からクリアする必要がある。このような 事態は、算術演算エラーに応答して、機能ユニット47 8 n-n のいずれからか、あるいは例えば違法命令をデコ ードしたときにEデコード・ユニット490から外部割 り込みを受信し、それが割り込み要求/受信確認制御ラ イン340を経由して、IEU104へ中継されたのに 応答して、起こることがある。トラップ条件が発生しと き、命令発行ユニット498は現在IEU104で保留 されているすべての非退避命令を中止または無効にする ことを受け持つ。同時に退避できない命令はすべて無効 にされる。この結果は、プログラム命令ストリームを順 序内で実行する従来の方式に対して割り込みを正確に発 生させるために不可欠である。 IEU104がトラップ 処理プログラム・ルーチンの実行を開始する準備状態に なると、命令発行ユニット498は制御ライン340を 経由するリターン制御信号によって割り込みの受信を確 認する。また、従来の純然たる順序内ルーチンにおいて ある命令が実行される前に変更されたプロセッサ状態ビ ットに基づいてその命令に対する例外条件が認識される 可能性を防止するために命令発行ユニット498は、P SRを変更する可能性のあるすべての命令(特殊移動や トラップからのリターンなど)が厳格に順序内で実行さ れるようにすることを受け持つ。

【0192】プログラム制御の流れを変更するある種の命令は、Iデコード・ユニット262によって判別されない。この種の命令には、サブルーチン・リターン、プロシージャ命令からのリターン、トラップからのリターンがある。命令発行ユニット498は判別制御信号をIEUリターン制御ライン350を経由してIFU102へ送る。特殊レジスタ412のうち対応するものが選択されて、コール命令の実行時、トラップの発生時またはプロシージャ命令の出現時に存在していたIFPC実行アドレスを出力する。

## 【0193】6) 完了制御ユニットの詳細

完了制御ユニット540は機能ユニット4780-nをモニタして、現在のオペレーションの完了状況を調べる。好適アーキテクチャ100では、完了制御ユニット540は各機能ユニットによるオペレーションの完了を予想して、現在保留中の命令セットの中の各命令の実行状況を示した完了ベクトルを機能ユニット4780-nによる命令の実行完了よりも約半プロセッサ・サイクル前にレジスタ改名ユニット496、バイパス制御ユニット520および退避制御ユニット500へ送る。これにより、命令発行ユニット498はレジスタ改名ユニット496を通して、実行を完了する機能ユニットを次の命令発行サイクルに対して使用可能な資源として考慮することができる。バイパス制御ユニット520は、機能ユニットから出力されたデータをバイパス・ユニット474を通るようにバイパスする準備を行うことができる。最後

76

に、退避制御ユニット 500 は機能ユニット 4780-n からレジスタ・ファイル配列 472 ヘデータを転送するのと同時に対応する命令を退避するように動作する。

【0194】7) 退避制御ユニットの詳細

完了制御ユニット540から送られた命令完了ベクトル の他に、退避制御ユニット500はEデコード・ユニッ ト490から出力された最も古い命令セットをモニタす る。命令ストリーム順序の中の各命令に完了制御ユニッ ト540によって完了の印(マーク)が付けられると、 退避制御ユニット500は、制御ライン534上に送出 された制御信号を通して一時バッファ・スロットからレ ジスタ・ファイル配列472内の対応する命令が指定し たファイル・レジスタ・ロケーションヘデータを転送す ることを指示する。1つまたは複数の命令が同時に退避 されると、PC Inc/size制御信号が制御ライ ン344上に送出される。各プロセッサ・サイクルごと に最高4個までの命令を退避することが可能である。命 令セット全体が退避されると、IFIF〇読取り制御信 号が制御ライン342上に送出されてIFIFO264 を前進させる。

【0195】8) 制御フロー制御ユニットの詳細 制御フロー制御ユニット528は、現在の保留中命令セ ット内の制御フロー命令が解決されたかどうか、さら に、その結果ブランチが行われたかどうかを指定した情 報を I F U 1 0 2 に絶えず与えるように動作する。制御 フロー制御ユニット528はEデコード・ユニット49 0による制御フロー・プランチ命令の識別情報を制御ラ イン510を経由して取得する。現在のレジスタ依存関 係のセットは、制御ライン536を経由してデータ依存 関係チェッカ・ユニット494から制御フロー制御ユニ ット528へ送られるので、制御フロー制御ユニット5 28はブランチ命令の結果が依存関係に拘束されている かどうか、あるいは判明しているかどうかを判断するこ とができる。レジスタ改名ユニット496からバス51 8を経由して、送られたレジスタの参照は制御フロー制 御ユニット528によってモニタされ、プランチ決定を 定義するブール・レジスタが判別される。したがって、 ブランチ決定は制御フロー命令の順序外の実行以前でも 判断することが可能である。

40 【0196】制御フロー命令の実行と同時に、バイパス・ユニット474は、制御フロー1と制御フロー2の制御ライン750、752からなる制御ライン530を経由して制御フローの結果を制御フロー制御ユニット528へ送るように指示される。最後に、制御フロー制御ユニット528は各々が8ビットの2個のベクトルを制御ライン348を経由して、IFU102へ連続して送る。これらのベクトルは、ベクトル内のビットに対応する論理ロケーションに置かれた命令が解決されたか否かおよびその結果ブランチが行われたか否かを定義している。好適アーキテクチャ100では、制御フロー制御ユ

ニット528は制御ユニット528への入力制御信号を 受けて連続的に動作する組合せロジックとして実現され ている。

【0197】9) バイパス制御ユニットの詳細 命令発行ユニット498は、バイパス制御ユニット52 0と厳密に協働して、レジスタ・ファイル配列472と 機能ユニット4780-11間のデータのルーチング(経路 指定)を制御する。バイパス制御ユニット520は図1 4に示すオペレーションのレジスタ・ファイル・アクセ ス、出力およびストア・フェーズと関連して動作する。 レジスタ・ファイル・アクセスの間にはバイパス制御ユ ニット520は命令の実行の出力フェーズの間に書き込 まれている途中にあるレジスタ・ファイル配列472内 の宛先レジスタのアクセスを制御ライン522を通して 認識することができる。この場合、バイパス制御ユニッ ト520はパイパスして機能ユニット配布バス480に 返すように、機能ユニット出力バス482上に送出され たデータを選択することを指示する。バイパス・ユニッ ト520に対する制御は、制御ライン542を通して命 令発行ユニット498によって行われる。

【0198】IV. 仮想メモリ制御ユニット VMU108のインタフェース定義は図15に示されて いる。VMU108は主にVMU制御ロジック・ユニッ ト800と内容アドレス (content addre ssable) メモリ (CAM) 802から構成されて いる。VMU108の一般的機能は図16にプロック図 で示してある。同図において、仮想アドレスの表現はス ペース I D (s I D [31:28])、仮想ページ番号 (VADDR [27:14])、ページ・オフセット (PADDR [13:4])、および要求ID (rID [3:0]) に分割されている。物理アドレスを生成す るためのアルゴリズムでは、スペースIDを使用して、 スペース・テーブル842内の16個のレジスタから1 つを選択するようになっている。選択したスペース・レ ジスタの内容と仮想ページ番号とを組み合わせて、テー ブル索引バッファ(TLB)844をアクセスするとき のアドレスとして使用される。34ビット・アドレスは 内容アドレス・タグの働きをし、バッファ844内の対 応するバッファ・レジスタを指定するために使用され る。タグに一致するものが見つかると、18ビット幅レ ジスタ値が物理アドレス846の上位18ビットとして 得られる。ページ・オフセットと要求IDは物理アドレ ス846の下位14ビットとして得られる。

【0199】タグに一致するものがテーブル索引バッファ844に見つからないと、VMU不一致が通知される。この場合は、MAU112に維持されている完全ページ・テーブル・データ構造をアクセスする従来のハッシュ・アルゴリズム848を採用したVMU高速トラップ処理ルーチンを実行させる必要がある。このページ・テーブル850はアーキテクチャ100によって現在使50

78

用中のすべてのメモリ・ページのエントリを含んでいる。ハッシュ・アルゴリズム848は現在の仮想ページ変換操作を満たすために必要なページ・テーブル・エントリを判別する。これらのページ・テーブル・エントリはMAU112からレジスタ・セット "A"のトラップ・レジスタへロードされ、そのあと特殊レジスタ移動命令によってテーブル索引バッファ844へ転送される。例外処理ルーチンから戻ると、VMU不一致例外を引き起こした命令はIEU104によって再実行される。仮想アドレスから物理アドレスへの変換操作は例外を引き起こさないで完了するはずである。

【0200】 VMU制御ロジック800はIFU102 およびIEU104とのデュアル・インタフェースとなる。準備信号は制御ライン822を経由して、IEU104へ送られ、VMU108がアドレス変換のために使用可能であることを通知する。好適実施例では、VMU108は常にIFU102の変換要求を受け付ける準備状態にある。IFU102およびIEU104は共に、制御ライン328および804を経由して要求を提示することができる。好適アーキテクチャ100では、IFUは優先してVMU108をアクセスすることができる。その結果、ビジー(使用中)制御ライン820は1つだけがIEU104に出力される。

【0201】IFU102およびIEU104は共にス ペースIDと仮想ページ番号フィールドをそれぞれ制御 ライン326および808を経由して、VMU制御ロジ ック800へ送る。さらにIEU104は読み書き制御 信号を制御信号806で出力する。この制御信号は、参 照された仮想メモリのメモリ・アクセス保護属性を変更 するために、そのアドレスをロード・オペレーションに 使用すべきか、ストア・オペレーションに使用すべきか を必要に応じて定義している。仮想アドレスのスペース IDと仮想ページ・フィールドは、CAMユニット80 2に渡されて、実際の変換操作が行われる。ページ・オ フセットとExIDフィールドは最終的にIEU104 から直接にCCU106へ送られる。物理ページと要求 IDフィールドは、アドレス・ライン836を経由して CAMユニット802へ送られる。テーブル索引バッフ ァに一致するものが見つかると、ヒット・ラインと制御 出カライン830を経由してVMU制御ロジック・ユニ ット800に通知される。その結果の18ピット長の物 理アドレスはアドレス出力ライン824上に出力され

【0202】VMU制御ロジック・ユニット800は、ライン830からヒットおよび制御出力制御信号を受けると、仮想メモリ不一致と仮想メモリ例外制御信号をライン334、332上に出力する。仮想メモリ変換不一致とは、テーブル索引バッファ844内のページ・テーブルIDと一致しなかったことを意味する。その他の変換エラーはすべて仮想メモリ例外として報告される。

(41)

【0203】最後にCAMユニット802内のデータ・ テーブルは特殊レジスタ間移動命令をIEU104が実 行することによって変更することができる。読み書き、 レジスタ選択、リセット、ロードおよびクリア制御信号 はIEU104から制御ライン810、812、81 4、816、818を経由して出力される。CAMユニ ット・レジスタに書くべきデータは、特殊アドレス・デ ータ・バス354に接続されたアドレス・バス808を 経由してIEU104からVMU制御ロジック・ユニッ ト800によって受信される。このデータは初期設定、 レジスタ選択、および読み書き制御信号を制御する制御 信号と同時にパス836を経由してCAMユニット80 2へ転送される。その結果、CAMユニット802内の データ・レジスタは、より高レベルのオペレーティング ・システムで定義されているコンテキスト・スイッチを 処理するとき必要になるストアのための読出しを含め て、アーキテクチャ100の動的オペレーションの間に 必要に応じて即座に書き出すことができる。

【0204】V. キャッシュ制御ユニット CCU106のデータ・インタフェースに対する制御は、図17に示されている。この場合も、IFU102とIEU104用に別々のインタフェースが設けられている。さらに論理的に別個のインタフェースがCCU106に用意され、命令とデータ転送のためにMCU110と結ばれている。IFUインタフェースはアドレス・ライン324上に送出される物理ページ・アドレス、アドレス・ライン824上に送出されるVMU変換ページ・アドレス、および制御ライン294、296上を別々に転送される要求IDからなっている。単方向データ転送バス114は命令セット全体をIFU102と並列に転送するためのものである。最後に、読取り/使用中および準備制御信号は制御ライン298、300、302を経由して、CCU106へ送られる。

【0205】同様に、物理アドレス全体は物理アドレス・パス788を経由して、IEU104へ送られる。要求ExIDは制御ライン796を経由して、IEU104のロード/ストア・ユニットとの間で別々に受渡される。80ビット幅単方向データ・バスはCCU106からIEU104に出力される。しかし、アーキテクチャ100の好適実施例では、下位の64ビットだけがIEU104によって使用される。全80ビット・データ転送バスをCCU106内で使用できるようにし、かつ、サポートしているのは、本アーキテクチャ100の引き続いての実行をサポートするためであり、浮動少数点データ経路660を変更することによって、IEEE標準754に準拠する浮動小数点のオペレーションをサポートする。

【0206】IEU制御インターフェースは、要求、使用中、準備、読み書きを通して、および制御信号784 を通して確立され、実質的にはIFU102によって使 50 用される対応する制御信号と同じである。例外は、ロード・オペレーションとストア・オペレーションを区別するための読み書き制御信号が設けられていることである。幅制御信号はIEU104による各CCU106へのアクセス時に転送されるパイト数を指定している。これに対して、命令用キャッシュ132の全てのアクセスは固定した128ビット幅データ・フェッチ・オペレー・ションになっている。

80

【0207】CCU106は命令用キャッシュ132と 10 データ用キャッシュ134に対して従来とほぼ同じキャ ッシュ制御機能を備えている。好適アーキテクチャ10 0では、命令用キャッシュ132は256個の128ビ ット幅命令セットをストアする機能を備えた高速メモリ になっている。データ用キャッシュ134は1024個 の32ビット幅ワードのデータをストアする機能を備え ている。命令用キャッシュ132とデータ用キャッシュ 134の内容から即時に満足できない命令要求とデータ 要求はMCU110に渡される。命令用キャッシュがミ スした場合は、28ビット幅物理アドレスがアドレス・ 20 パス860を経由してMCU110に渡される。要求 I DおよびCCU106とMCU110のオペレーション を調整するための追加制御信号は制御ライン862上に 送出される。MCU110がMAU112の必要な読取 りアクセスを調整すると、2つの連続する64ビット幅 データ転送が直接にMAU112から命令用キャッシュ 132へ行われる。2つの転送が必要になるのは、デー タ・バス136が好適アーキテクチャ100では、64 ビット幅バスになっているためである。要求したデータ がMCU110を通して返却されると、要求オペレーシ ョンの保留中に維持されていた要求IDも制御ライン8 62を経由してCCU106へ返却される。

【0208】データ用キャッシュ134とMCU110との間のデータ転送オペレーションは、命令用キャッシュの転送オペレーションとほぼ同じである。データ・ロードとストア・オペレーションは単一バイトを参照できるので、全32ビット幅の物理アドレスがアドレス・バス864を経由して、MCU110へ送られる。インタフェース制御信号と要求ExIDは制御ライン866を経由して、転送される。双方向の64ビット幅データ転送はデータ用キャッシュ・バス138を経由して行われる

## [0209]

【発明の効果】高性能RISCをベースとしたマイクロプロセッサ・アーキテクチャは以上に説明した通りである。本発明のアーキテクチャによれば、命令を順序外に実行することができ、メインとターゲット命令ストリームのプリフェッチ命令転送経路を別々に設け、およびプロシージャ命令認識と専用プリフェッチ経路を設けることができる。命令実行ユニットは最適化されているので、最適化された複数のデータ処理経路で整数、浮動小

数点およびブール演算をサポートすることができ、ま た、それぞれの一時レジスタ・ファイルが設けられてい るので、容易に設定されるマシン状態の状況を正確に維 持しながら、順序外の実行と命令取消しを容易に行うこ とができる。したがって、上述した説明では、本発明の 好適実施例を開示しているが、当業者にとって本発明の 節囲内で種々変更および改良することが可能であること は勿論である。

### 【図面の簡単な説明】

【図1】 本発明を実現するマイクロプロセッサ・アー 10 キテクチャを示す簡略図である。

【図2】 本発明の命令フェッチ・ユニットを示す詳細 ブロック図である。

【図3】 本発明のプログラム・カウンタ・ロジック・ ユニットを示すブロック図である。

【図4】 プログラム・カウンタ・データと制御経路ロ ジックを示す別の詳細ブロック図である。

【図5】 本発明の命令実行ユニットを示す簡略ブロッ ク図である。

次及び2次命令セットを図形で示す図である。

1 次整数レジスタの再構成ステージを図形で 【図7】 示す図である。

【図8】 本発明の再構成可能浮動小数点及び2次整数 レジスタ・セットを図形で示す図である。

82

【図9】 本発明の3次プール・レジスタ・セットを図 形で示す図である。

【図10】 本発明の命令実行ユニットの1次整数処理 データ経路部分を示す詳細ブロック図である。

【図11】 本発明の命令実行ユニットの1次浮動小数 点データ経路部分を示す詳細プロック図である。

【図12】 本発明の命令実行ユニットのブール演算デ ータ経路部分を示す詳細プロック図である。

【図13】 本発明のロード/ストア・ユニットを示す ブロック図である。

【図14】 本発明のオペレーション順序を示すタイミ ング図である。

【図15】 本発明の仮想メモリ制御ユニットを示す簡 略ブロック図である。

【図16】 本発明の仮想メモリ制御アルゴリズムを示 すブロック図である。

【図17】 本発明のキャッシュ制御ユニットを示す簡 略プロック図である。


## 【符号の説明】


【図6】 レジスタ・ファイル・アーキテクチャ及び1 20 100…アーキテクチャの概要、102…命令フェッチ ・ユニット (IFU)

> 104…命令実行ユニット(IEU)、106…キャッ シュ制御ユニット (CUU)、108…仮想メモリ・ユ ニット (VMU)、110…メモリ制御ユニット (MC U)、112…メモリ・アレイ・ユニット(MAU)。

[図6] 【図9】


一時パッファ









【図1】




【図2】




【図3】




【図4】




【図5】




【図7】







【図10】




【図11】




[図12]




【図14】




【図15】



【図16】



## 【図17】



# フロントページの続き

(72)発明者 ミヤヤマ, ヨシユキ

アメリカ合衆国 95050 カリフォルニア 州 サンタ クララ ランチョ マコーミ ック プールバード 2171

(72) 発明者 ガルグ, サンジブ

アメリカ合衆国 94539 カリフォルニア 州 フリーモント センティネル ドライ ブ 46820

(72) 発明者 ハギワラ, ヤスアキ

アメリカ合衆国 95050 カリフォルニア 州 サンタ クララ モンロー ストリー ト 2250 アパート 274 (72) 発明者 ワン, ジョハネス

アメリカ合衆国 94062 カリフォルニア 州 レッドウッド シティ キング スト リート 25

(72) 発明者 ラウ, テーリ

アメリカ合衆国 94306 カリフォルニア 州 パロ アルト カレッジ アヴェニュ ー 411 アパート イー

(72) 発明者 トラン, クワン エイチ.

アメリカ合衆国 95130 カリフォルニア 州 サン ノゼ メイフィールド アヴェ ニュー 2045

And the second of the second o

# JAPANESE LAID-OPEN PATENT APPLICATION 2000-353091(P2000-353091A)

(19) Japan Patent Office (JP)		• •	(11) Publication No. 2000-357091		
(12) Published Unexamined Pate		S			
(43) Publication Date December 26, 2000		***			
( <b>3 -</b> )	acation Code	FI	0.400	0=077	
G 06 F 9/38 370		G06F	9/38	370X	
350		N. 1. C	9/30	350G	
Examination re	equest. done	Number of	claims 4 (totall	y oo pages)	
(54) Title of the Invention					
HIGH PERFORMANCE, SUPER	RSCALAR-BASE	D COMPUTE	R SYSTEM		
(21) Application No.	2000-145126(P	2000-145126)			
(62) Division of Application	JP Appl. No. H5·502150				
(22) Date of Filing July 7, 1992 (He		leisei 4)			
(33) Priority Claim	07/727,006				
(32) Priority Date	July 8, 1991 (Heisei 3)				
(33) Priority Country	The United States				
(71) Applicant	Seiko Epson Co	-			
	7		Shinjuku•ku To	kyo	
(72) Inventor	NGUYEN, Le Trong				
	15096 Danielle	Place, Monte	e Sereno, CA 95	030 (US)	
(72) Inventor					
	=		Gatos, CA 9503	2 (US)	
(72) Inventor	MIYAYAMA, Y	•			
		IcCormick Bo	ulevard, Santa	Clara, CA	
	95050 (US)				
(72) Inventor	GARG, Sanjiv				
			nont, CA 94539	(US)	
(72) Inventor	HAGIWARA, Y				
		treet, Apt. 27	4, Santa Clara,	CA 95050	
	(US)				
(72) Inventor	WANG, Johani				
•	25 King Street	, Redwood Ci	ty, CA 94062 (U	(S)	
(72) Inventor	LAU, Tei-Li				
	411 College Av	_	Palo Alto, CA 9	4306 (US)	
(72) Inventor	TRANG, Quan	<del>-</del> ·			
	2045 Mayfield				
(74) Agent	Masahiro HIR	UKAWA, Atto	rney and 7 oth	ers	

	₹ <b>*</b> **		
			•
		- 4 4	
	i king tanggan sa kanala sa ka		
	* .		
	No. 1	. *	
		•	•
			•
	*		
	•	*	
. "			
		4	
	y - 1	VCT	
y wait		- · · ·	
		0 , 1	
	# ·		
¥			
¥. 1		1 × 1	
7			
	**************************************		× 4
	· 'va ·		
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		e <sup>r</sup>	*, *
(a) (b) (c) (c) (c) (c) (c) (c) (c) (c) (c) (c			
	1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1		
			· · · · · · · · · · · · · · · · · · ·
'n	***		
			# # # # # # # # # # # # # # # # # # #
er og vog vog vog vog vog vog vog vog vog			
	A Tomas of the second of the s		
			(f)
		<b>6</b>	
The state of the s			

## [Claims]

# [Claim 1]

A computer system comprising: a main memory bus; an input output bus; an instruction processing means coupled to the main memory bus and the input-output bus, having a means for acquiring via the memory bus instructions to be executed that are in a predetermined, programmed sequence and one instruction of which includes a register reference, a means for storing data in plural registers including a predetermined register and a temporary register for storing an out-of-sequence execution result, an execution means coupled to the instruction acquisition means for executing instructions via one of plural functional units and addressing the data storage by the one instruction to the temporary register when the instruction is executed out of the predetermined, programmed sequence with reference to the predetermined register, and a retreat means for retreating the executed instructions according to the predetermined, programmed sequence; a bus means for providing plural data routing paths among the predetermined register, temporary register, and plural functional units; and a control means for controlling the bus means to transfer data among the predetermined register, temporary register, and plural functional units, characterized by the fact that the control means executes the instructions concurrently and in parallel and controls the start of concurrent, parallel execution of instructions provided that the functional units are available for processing data.

### [Claim 2]

The computer system according to Claim 1 wherein it comprises a means coupled between the instruction acquisition means and execution means for buffering the instructions.

## [Claim 3]

The computer system according to Claim 2 wherein it comprises a means coupled to the buffering means for immediately decoding a buffered instruction.

### [Claim 4]

The computer system according to Claim 2 wherein it comprises a means coupled to the buffering means for immediately renaming the source and addressing register operands of a buffered instruction.